可靠性測試結(jié)構(gòu)是指用于可靠性評價試驗的NMOsFET單管、PMOsFET單管、 BP5112大面積MOS電容和具有一定寬度及長度的金屬互連線等。可靠性測試結(jié)構(gòu)設(shè)計的內(nèi)容:(1)布局,安排各個晶體管、基本單元在芯片上的位置;(2)布線,設(shè)計走線,實現(xiàn)結(jié)構(gòu)間的互連;(3)尺寸確定,確定晶體管尺寸(〃、z)、互連尺寸(連線寬度),以及晶體管與互連之間的相對尺寸等;(4)版圖編輯,規(guī)定各個工藝層上圖形的形狀、尺寸和位置;(5)布局布線,給出版圖的整體規(guī)劃;(6)規(guī)則檢查,設(shè)計規(guī)則檢查、電學(xué)規(guī)則檢查、版圖與電路圖一致性檢驗。

   設(shè)計規(guī)則規(guī)定了掩膜版各層的幾何圖形寬度、間隔、重疊及層與層之間的距離等的最小容許值。設(shè)計規(guī)則是設(shè)計和生產(chǎn)之間的一個橋梁,是一定的工藝水平下電路的性能和成品率的最好的折中。因此對于不同的工藝,就有不同的設(shè)計規(guī)則。設(shè)計規(guī)則描述方法是微米設(shè)計規(guī)則、兄設(shè)計規(guī)則。兄設(shè)計規(guī)則中兄是一個歸一化

單位,使柵極寬度為2兄,其他尺寸都是龍的整數(shù)倍。最小線寬2龍,對于2um生產(chǎn)工藝,杠1um。通過對龍值的重新定義可以很方便地將一種工藝設(shè)計的版圖改變?yōu)?/span>適合另一種工藝的版圖,大大節(jié)省了集成電路的開發(fā)時間和費用。根據(jù)復(fù)雜程度,不同工藝需要的一套掩模版可能有幾層到幾十層,一層掩模對應(yīng)于工藝制造中的一道或數(shù)道工序。掩膜上的圖形決定著芯片上器件或連接物理層的尺寸,因此版圖上的幾何圖形尺寸與芯片上物理層尺寸直接相關(guān)。