當(dāng)柵電壓吒s)0且使表面空間電荷層處于耗盡狀態(tài)時(shí),耗盡層電容q與膜層電容咣x串聯(lián)使MOS結(jié)構(gòu)總M0334SJ120電容進(jìn)一步下降。且K越大,耗盡層寬度越大;表面空間電荷層電容α越小,串聯(lián)電容C就越小,如圖9.12所示。

   當(dāng)吒s足夠大時(shí),表面空間電荷層處于反型或強(qiáng)反型狀態(tài),表面同樣集聚了大量載流子(與/Gs<0時(shí)的載流子類(lèi)型不同),從而影響表面空間電荷層電容。對(duì)于準(zhǔn)靜態(tài)測(cè)試,由于信號(hào)頻率低,反型層中的載流子(少子)復(fù)合和產(chǎn)生的速率能跟上頻率的變化,從而體現(xiàn)出電容效應(yīng);而對(duì)于高頻⒍/測(cè)試,反型層中的載流子(少子)復(fù)合和產(chǎn)生的速率跟不上頻率的變化,從而體現(xiàn)不出電容效應(yīng)。因此,當(dāng)表面空間電荷層處于強(qiáng)反型時(shí),低頻測(cè)試電容C=咣x,而高頻測(cè)試電容為耗盡層厚度最大,電容最小時(shí)的電容鮞血。

   另外,當(dāng)掃描電壓吒s變化較快時(shí),表面空間電荷層在由耗盡進(jìn)入反型階段時(shí)會(huì)形成深耗盡態(tài),使高頻電容隨吒s增加進(jìn)一步下降,形成圖9。⒓中的不平衡曲線(xiàn)。這種情況特別容易發(fā)生在低摻雜、高電阻率的襯底制成的MOs結(jié)構(gòu)上,因?yàn)?/span>其載流子濃度較低,在由耗盡進(jìn)入反型階段時(shí)很容易形成深耗盡態(tài),從而得不到平衡態(tài)的曲線(xiàn)。