面對集成電路測試得到的大量測試數(shù)據(jù),需要用適當(dāng)?shù)姆椒▉斫y(tǒng)計分析和整理,使之變?yōu)槿菀桌?/span>解和便于使用的形式,如各種曲線、圖表和統(tǒng)計結(jié)果等。VEJ102M1E1316-TR0用這些統(tǒng)計數(shù)據(jù)可以方便地鑒定器件質(zhì)量,確定參數(shù)規(guī)范9分析產(chǎn)品失效原因,控制生產(chǎn)工藝等。

   常用于分析單個器件合成批器件的曲線與圖表形式有:曲線圖;SHM()O圖/組合SHM(D圖、三維圖和等高線圖等。

    測試成本

    集成電路的測試成本來源于測試設(shè)各與測試行為兩個方面。測試設(shè)備方面的成本叉可以具體分成硬件與軟件兩部分。硬件方面:測試儀的購買和維護(hù)費(fèi)用,包括測試控制(計算機(jī)和存儲設(shè)備)、引腳電路(驅(qū)動/接收接和連接線。軟件方面:測試軟件的產(chǎn)生與維護(hù),包括測試圖形發(fā)生、測試設(shè)計驗證(失效模擬與失效分析)以及相應(yīng)的文件等。

   測試行為帶來的消耗來源于測試時問和測試人員費(fèi)用。

   測試時問:測試占用測試設(shè)備與計算機(jī)的機(jī)時、長時間測試(如老化測試)帶來的隱蔽性消耗。

   測試人員:測試人員培訓(xùn)和工作時間的費(fèi)用。

   隨著電路規(guī)模和復(fù)雜性的不斷增加,集成電路測試的成本已經(jīng)占到整個生產(chǎn)成本的30%~10%。表141所示是不同被測電路的測試程序開發(fā)時間。