并聯(lián)RLC電路在諧振點(diǎn)處有以下特征:

    ・阻抗最大

   ・阻抗等于電阻 M25P16-VMW6G

   ・相位差為0

   ・電流最小

   ・能量轉(zhuǎn)換(功率)最小

   選擇旁路和去耦電容時(shí),并非取決于電容值的大小,而是電容的自諧振頻率,并與所需旁路式去耦的頻率相匹配。在自諧振頻率以下電容表現(xiàn)為容性,在自諧振頻率以上電容變?yōu)?/span>感性,這將減小RF去耦功能。表5-I顯示了兩種類型的瓷片電容的自諧振頻率,一種是帶有0。英寸引腳的,另一種是表貼的。

    表貼電容的自諧振頻率較高,盡管在實(shí)際應(yīng)用中,它的連接線的電感也會(huì)減小其優(yōu)勢(shì)。較高的自諧振頻率是因?yàn)樾“b尺寸的徑向的和軸向的電容的引線電感較小。據(jù)統(tǒng)計(jì),不同封裝尺寸的表貼電容,隨著封裝的引線電感的變化,它的自諧振頻率的變化在±2~5M比之內(nèi)。插件的電容只不過是表貼器件加上插腳引線的結(jié)果。對(duì)于典型的插件電容,它的引線的電感平均為每0.01英寸2,5nH。而表貼電容的引線電感平均為1nH。

   綜合以上可得,使用去耦電容最重要的一點(diǎn)就是電容的引線電感。表貼電容比插件電容高頻時(shí)有很好的效能,就是因?yàn)樗囊�電感很低。

   圖5,6、圖5,7分別是常用插件和表貼不同容值的電容的頻率阻抗關(guān)系圖,從圖中可以看出自諧振頻率`點(diǎn),僅供參考。