隨著鉿基高乃材料的引人,人們發(fā)TC74HC174AF現(xiàn)高乃介質與多晶硅柵極的兼容性一直是影響高慮材料使用的一個障礙。

   因為柵極的一個關鍵特性是它的功函數(shù),即自由載流子逃逸所需要的能量。功函數(shù)決定器件的閾值電壓V1。傳統(tǒng)的柵介電材料⒊02或SiON采用多晶硅為柵極,功函數(shù)取決于多晶硅的摻雜濃度。半導體制造商可以根據(jù)設計需要很容易地改變多晶硅摻雜濃度來得到所需的閾值電壓。然而隨著鉿基高乃材料的引人,人們發(fā)現(xiàn)如果繼續(xù)使用多晶硅作為柵極材料,鉿基材料與多晶硅材料之間會形成Hf Si鍵從而產(chǎn)生所謂的“費米釘軋現(xiàn)象”,即功函數(shù)被拉向多晶硅能帶間隙中央,這種現(xiàn)象在PMOS器件中更為顯著,這就使得閾值電壓變得不可調制。而金屬柵極的使用可以解決柵極和高乃柵介質材料的相容性問題。

與此同時,柵極同樣面臨等比例縮小的挑戰(zhàn)。施加在柵極上的電壓會將少數(shù)載流子從溝道區(qū)吸引到電介質和溝道的界面處,形成反型載流子分布。這時會在柵極的兩側形成載流子的累積,以維持電荷中性,這必將耗盡附近半導體的電荷。當半導體的電荷被完全耗盡時,半導體就等于絕緣體了,相當于增大了柵介質的有效厚度。盡管耗盡層厚度只有幾個埃的⒏O2厚度(對于NM()S為2~4A,對于PMOS為3~6A),但是當柵介質厚度降到十幾個埃左右時,這一厚度的影響就變得十分顯著。由于降低等效氧化層厚度是器件等比例縮小的關鍵,因此多晶硅的耗盡就成了一個很大的障礙。