在高速IC產(chǎn)品中,通過將具有壓縮應(yīng)變的⒏Gc「2-l薄膜嵌人到PM()S的源漏區(qū),首次將其引人到了90nm△藝技術(shù)中。在PMOS溝道中的⒏Gc提供了一種調(diào)節(jié)閾值電壓的途徑,PCF7991AT由于其明顯地改善了空穴遷移率和降低了接觸電阻,在平面和多種柵(多晶硅柵和高勿/金屬柵)中都已經(jīng)觀察到器件性能顯著地增強了(20%~65%)。如圖8.52所示,這項技術(shù)需要在側(cè)墻剛剛形成后,在PMOS區(qū)引入襯底凹槽刻蝕和選擇性外延SiGe沉積。硅的凹槽刻蝕通常采用HBr/o2氣體,在導(dǎo)體刻蝕機中進(jìn)行。在硅凹槽刻蝕過程中,一個主要要考慮的問題是就是保護(hù)多晶硅柵的上表面。由于HBr o2在多晶硅柵和硅之問的低刻蝕選擇性,通常要在多晶硅柵的頂部增加一個附加層,比如SiN層。這個附加的SiN層也可以集成為側(cè)墻的一部分,硅槽的深度由OCD監(jiān)控,這意味著這個深度是可調(diào)的.

   圖8,53所示為從空穴遷移率、短溝效應(yīng)和源/漏電阻的角度來看硅溝槽形狀的變遷。Σ型的Si(le源/漏由于其100%的應(yīng)力增強,從而優(yōu)于常規(guī)的⒏Ge源/漏。然而,Σ型的SiGe源/漏無法提供在32nm及其以下I藝節(jié)點所需要的應(yīng)變水平,人們又提出了兩層臺階式⒏Ge源/漏的方案,這種形狀顯示出了對PMOS器件在空穴遷移率、短溝效應(yīng)和源/漏

電阻等方面的改善。Σ型和兩層臺階式SlGc源/漏的結(jié)構(gòu)可用干法刻蝕形成,前者在硅凹槽刻蝕后需要后處理,后者利用了不同的側(cè)墻寬度。多種方法可以用來定義各個臺階的寬度,舉例來說,第一個深的硅溝槽用常規(guī)的硅凹槽刻蝕形成,接著是側(cè)墻CD的收縮,這種收縮可以用干法刻蝕,或者是雙側(cè)墻方案(夕卜側(cè)墻是可灰化的)。然后制作出第二個淺硅槽,從而形成有兩層臺階的硅溝槽。