柵極表面預(yù)處理
發(fā)布時(shí)間:2017/11/7 21:43:29 訪問次數(shù):519
直接在Si上沉積高乃介質(zhì)會(huì)導(dǎo)致電子遷移率的降低,因此在Si和高慮介質(zhì)問引人一個(gè)界面層,如⒏O2。這個(gè)界面層要求致密和均勻,便于高乃介質(zhì)膜的生長(zhǎng)。在高芡介質(zhì)沉 W107DIP-5積之前,濕法生成一層化學(xué)氧化膜,是通用方法之一。為了獲得sub nn1等同氧化物厚度(EOT),該自然氧化層厚度等于或小于0.8nm,也就是要求,一個(gè)制程可提供的白然氧化厚度低于飽和自然氧化層厚度(1.1~1,2nm)。以下是I業(yè)界一些不同研究方法:①dHF→SC1→SC2,②dHF/HCl一⒌)1→SC2,④dHF/HCl今03,①爐管氧化和dHF回刻蝕。在這些方法中,dHF/HC卜03可提供致密、均勻和高遷移率的化學(xué)氧化膜,如圖9.15[3r所示。
界面層厚度可由低濃度臭氧的Di()3(如1ppm)水制程時(shí)間控制L371。囚而,這種方法在學(xué)術(shù)界比較受重視。
直接在Si上沉積高乃介質(zhì)會(huì)導(dǎo)致電子遷移率的降低,因此在Si和高慮介質(zhì)問引人一個(gè)界面層,如⒏O2。這個(gè)界面層要求致密和均勻,便于高乃介質(zhì)膜的生長(zhǎng)。在高芡介質(zhì)沉 W107DIP-5積之前,濕法生成一層化學(xué)氧化膜,是通用方法之一。為了獲得sub nn1等同氧化物厚度(EOT),該自然氧化層厚度等于或小于0.8nm,也就是要求,一個(gè)制程可提供的白然氧化厚度低于飽和自然氧化層厚度(1.1~1,2nm)。以下是I業(yè)界一些不同研究方法:①dHF→SC1→SC2,②dHF/HCl一⒌)1→SC2,④dHF/HCl今03,①爐管氧化和dHF回刻蝕。在這些方法中,dHF/HC卜03可提供致密、均勻和高遷移率的化學(xué)氧化膜,如圖9.15[3r所示。
界面層厚度可由低濃度臭氧的Di()3(如1ppm)水制程時(shí)間控制L371。囚而,這種方法在學(xué)術(shù)界比較受重視。
熱門點(diǎn)擊
- 電烙鐵的功率與烙鐵頭溫度對(duì)應(yīng)關(guān)系
- 整流濾波后的電壓值還會(huì)受到電網(wǎng)電壓波動(dòng)和負(fù)載
- 金屬鈦濕法刻蝕
- 套刻精度一般由光刻機(jī)上移動(dòng)平臺(tái)的步進(jìn)
- 直拉法制各的單晶硅,稱為CZ硅
- 片濕法刻蝕過程原理
- 熟悉兩級(jí)放大電路的設(shè)計(jì)方法
- 溢流沖洗
- 集成電路插座的安裝
- 波長(zhǎng)、數(shù)值孔徑、像空間介質(zhì)折射率
推薦技術(shù)資料
- 單片機(jī)版光立方的制作
- N視頻: http://v.youku.comN_sh... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究