發(fā)射極獨立而基極和集電極分別并在一起的三極管
發(fā)布時間:2023/4/27 22:51:27 訪問次數(shù):63
時鐘脈沖控制的RS觸發(fā)器,也稱為同步RS觸發(fā)器,是由基本RS觸發(fā)器和用來引人R、S及時鐘脈沖CP的兩個與非門構成的。
CP作用前觸發(fā)器的原始狀態(tài)稱為初態(tài),用Qn表示,CP作用后觸發(fā)器的新狀態(tài)稱為次態(tài),用Qn+l表示。
在CP=0期間,R=s=1,觸發(fā)器不動作。在CP=1期間,如R=1、S=0,則R=o、s=1,使Q=0,即觸發(fā)器置0。其余類推。
輸出級為推拉式結構,復合管V5、Ⅴ6和Ⅴ7分別由互相倒相的Ⅴ4集電極和發(fā)射極電壓控制,使得Ⅴ5、Ⅴ6飽和導通時,Ⅴ7截止,當V5、Ⅴ6截止時,Ⅴ7飽和導通(稱為圖騰輸出電路)。
當輸入端全為1時,輸出端為0;當輸入端不全為1時,輸出端為1。
L與非門電路的主要技術參數(shù)有:
輸出高電平u。H 指有一個(或幾個)輸人端是低電平時的輸出電平。yon的典型值約為3.5Ⅴ。
輸入短路電流JIs 當某一輸人端接地而其余輸人端懸空時,流過這個輸人端的電流稱為輸入短路電流。
同步RS觸發(fā)器,a)邏輯電路 b)邏輯符號
時鐘脈沖控制的RS觸發(fā)器特征方程為:
rQn+1=S+RQn
tSR=0 (約束條件)
式中 SR=0指不允許將R和S同時取為1。
D觸發(fā)器 由六個與非門組成,D端為信號輸入端,CP為時鐘信號輸入端,Rd和sd分別是直接置0端和直接置1端,Q和Q端為輸出端。D觸發(fā)器的真值表,其特征方程為:Qn+1=D
時鐘脈沖控制的RS觸發(fā)器,也稱為同步RS觸發(fā)器,是由基本RS觸發(fā)器和用來引人R、S及時鐘脈沖CP的兩個與非門構成的。
CP作用前觸發(fā)器的原始狀態(tài)稱為初態(tài),用Qn表示,CP作用后觸發(fā)器的新狀態(tài)稱為次態(tài),用Qn+l表示。
在CP=0期間,R=s=1,觸發(fā)器不動作。在CP=1期間,如R=1、S=0,則R=o、s=1,使Q=0,即觸發(fā)器置0。其余類推。
輸出級為推拉式結構,復合管V5、Ⅴ6和Ⅴ7分別由互相倒相的Ⅴ4集電極和發(fā)射極電壓控制,使得Ⅴ5、Ⅴ6飽和導通時,Ⅴ7截止,當V5、Ⅴ6截止時,Ⅴ7飽和導通(稱為圖騰輸出電路)。
當輸入端全為1時,輸出端為0;當輸入端不全為1時,輸出端為1。
L與非門電路的主要技術參數(shù)有:
輸出高電平u。H 指有一個(或幾個)輸人端是低電平時的輸出電平。yon的典型值約為3.5Ⅴ。
輸入短路電流JIs 當某一輸人端接地而其余輸人端懸空時,流過這個輸人端的電流稱為輸入短路電流。
同步RS觸發(fā)器,a)邏輯電路 b)邏輯符號
時鐘脈沖控制的RS觸發(fā)器特征方程為:
rQn+1=S+RQn
tSR=0 (約束條件)
式中 SR=0指不允許將R和S同時取為1。
D觸發(fā)器 由六個與非門組成,D端為信號輸入端,CP為時鐘信號輸入端,Rd和sd分別是直接置0端和直接置1端,Q和Q端為輸出端。D觸發(fā)器的真值表,其特征方程為:Qn+1=D
相關技術資料- 7-29扇出型面板級封裝（FOPLP）技術應用研究
- 7-29全球首款無掩模光刻系統(tǒng)—DSP-100
- 7-29紫光閃存E5200 PCIe 5.0 企業(yè)級 SSD系列
- 7-29NAND Flash 技術和系統(tǒng)設計優(yōu)勢特征
- 7-29高性能DIMM 內存數(shù)據(jù)技術封裝
- 7-29PCIe Gen4 SSD主控芯片應用詳解
- 7-28100A全集成電源模塊MPM3695-100
- 7-28Teseo-VIC6A GNSS車用精準定位方案
- 7-28高效先進封裝工藝MPS 電源模塊應用設計
- 7-28模數(shù)轉換器 (Analog-to-Digital Converter，ADC)
- 7-28集成模數(shù)轉換器(ADC)高噪聲數(shù)字電路
- 7-28128 通道20 位電流數(shù)字轉換器MDC91128
公網(wǎng)安備44030402000607
