xilinx提供的core generator是一個完整的設(shè)計工具，既可以單獨運行，也可以在ise 10.x設(shè)計工具內(nèi)執(zhí)行。下面以在ise 10.x環(huán)境下生成一個雙口塊存儲器為例，說明如何使用coregen。

　�。�1）啟動ise 10.x設(shè)計工具[project navigator]窗口，打開設(shè)計文件demo.npl。

　　（2）選擇[project]→[new source...]命令。

　�。�3）選擇[ip（coregen ＆ architecture wizard）]文件類型，輸入文件名“blockram－ demo”，如圖1所示。

　　圖1 選擇創(chuàng)建文件的類型

　�。�4）單擊【下一步】按鈕，選擇雙口存儲器【dual port block memory）選項，如圖2所示。

　　圖2 選擇雙口存儲器選項

　　（5）單擊【下一步】按鈕，然后單擊【完成】按鈕。啟動coregen生成工具，在彈出的窗口中定義部件的名稱為“dual＿ram”，如圖4所示。

　�。�6）雙口存儲器的參數(shù)分為4個設(shè)置窗口，根據(jù)設(shè)計要求需要分別設(shè)置。如果在某個參數(shù)設(shè)置窗口中直接選擇generate的話，將采用默認(rèn)參數(shù)值。雙口存儲器的參數(shù)包括寬度、深度、讀／寫方式，以及是否需要初始化文件等。設(shè)置完成后，單擊【generate】按鈕生成工具將產(chǎn)生雙口存儲器并添加到工程中，文件名為“dual＿ram．xco”。

　�。�7）在菜單欄中選擇【 file 】→【language templates...】命令。

　�。�8）在【language templates】設(shè)計模板窗口中打開coregen，將會出現(xiàn)【verilog componentinstantiation】和【vhdl component instantiation】兩種語言的例化說明。根據(jù)設(shè)計需要，打開被例化的設(shè)計模板。

　�。�9）打開【vhdl component ittstantiation】中的duarl＿am文件，在該文件中將有詳細(xì)的模塊例化描述，如圖5所示。根據(jù)這些說明，分別將模塊添加到源設(shè)計文件中。

　　圖4 雙口存儲器的參數(shù)設(shè)置窗口

　　圖5 打開生成的ip核文件

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）