引腳和區(qū)域約束編輯器（pinout and area constraints editor，pace）是功能非常強(qiáng)大的fpga設(shè)計(jì)工具，它既可以單獨(dú)運(yùn)行，也可以在ise集成化設(shè)計(jì)工具的環(huán)境下執(zhí)行某些特定的功能。在當(dāng)前的ise設(shè)計(jì)工具中，已經(jīng)將pace的功能融合到了floorplanner（布局規(guī)劃器）、fpga editor（fpga底層編輯器）和constraints editor（約束編輯器）等其他工具中。在ise工具中無法直接調(diào)用pace工具，可以通過約束編輯器來調(diào)用。

　　pace工具既可以作為一個設(shè)計(jì)前的引腳規(guī)劃和評估工具，也可以在設(shè)計(jì)中作為輔助設(shè)計(jì)工具。本節(jié)詳細(xì)講解ise 10.x版本下包含的pace功能，某些功能同樣適用于ise中的其他工具。

　　ise 10．x的pace包含兩個模塊的圖形設(shè)置界面，一個是【floorplan io － pre synthesis】，用于規(guī)劃引腳。通常用在一個設(shè)計(jì)的“綜合”之前，或作為一個 “頂層”設(shè)計(jì)。但需要提供vhdl／verilog源文件，如圖1（a）所示；另一個是【floorplan area／io／logic － post synthesisl】,用于對設(shè)計(jì)進(jìn)行區(qū)域劃分、邏輯定位和引腳的調(diào)整等，只能用在一個設(shè)計(jì)的“綜合”之后。因?yàn)樗枰O(shè)計(jì)的網(wǎng)表文件（ncd），如圖1（b）所示。當(dāng)pace用做“頂層”設(shè)計(jì)時，只能用來完成與引腳有關(guān)的設(shè)計(jì)。而【floorplan area／io／logic - post synthesis】涉及pace工具的所有功能。

　�。╝）pace作為頂層設(shè)計(jì)工具

　�。╞）pace作為綜合后的輔助設(shè)計(jì)工具

　　圖1 pace的兩個模塊的圖形設(shè)置界面

　　pace的主要功能如下。

　　（1）指定引腳分配：設(shè)計(jì)者可以使用引腳分配功能指定輸入／輸出（i/o）引腳的位置、i／o塊（bank）、輸入／輸出接口標(biāo)準(zhǔn)、禁止lo分配至特定引腳，以及使用drc檢查輸入／輸出（i/o）分配是否正確。

　�。�2）區(qū)域約束（area constraints）：pace能夠以圖形化的方式顯示器件資源和引腳的分布，設(shè)計(jì)者可以編輯區(qū)域約束并觀察邏輯和引腳之間的連接情況。

　　（3）瀏覽設(shè)計(jì)層次：pace的設(shè)計(jì)層次瀏覽器能顯示設(shè)計(jì)的層次，以及各層次的資源占用情況，這對復(fù)雜的設(shè)計(jì)提供了有用的幫助。

　�。�4）時鐘區(qū)域分類顯示、時鐘驅(qū)動規(guī)則校驗(yàn)、ss0規(guī)則校驗(yàn)、總線的自動分組、時鐘分配分析、封裝及引腳的傳輸延遲分類顯示等。

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）