集成化邏輯分析工具由3個內(nèi)核構(gòu)成，如圖1所示，其中icon、ila和iba共3個模塊是為了使用chipscope pro觀察信號而插入的核。

　　圖1 3個內(nèi)核
　　
　　這些內(nèi)核的功能和作用如下。

　�。�1）icon core（integrated controller core）：集成控制器內(nèi)核，chipscope pro內(nèi)核利用邊界掃描接口通過jtag電纜實(shí)現(xiàn)主機(jī)通信。icon模塊（核）提供器件內(nèi)部的jtag邊界掃描接口與多達(dá)15個的ila、ila／atc、iba／opb、iba／plb或vio內(nèi)核之間的通信鏈路。

　�。�2）ila core（integrated logic analyzer core）：集成邏輯分析儀內(nèi)核，用于監(jiān)控器件內(nèi)部的信號，提供觸發(fā)和跟蹤捕獲功能。該內(nèi)核由如下3個部件組成。

　　■觸發(fā)器輸入輸出邏輯（trigger input and output logic）：輸入邏輯用于檢測準(zhǔn)確的觸發(fā)事件，輸出邏輯用來觸發(fā)外部的測試設(shè)備或其他邏輯。

　　■數(shù)據(jù)捕獲邏輯（data capture logic）：ila利用片內(nèi)的存儲器資源捕獲和存儲跟蹤的數(shù)據(jù)信息；ila／atc（integrated logic analyzer with agilent trace core）部件將邏輯器件和agilent e5904b trace port analyzer測試設(shè)備連接起來，用來捕獲更大深度且更復(fù)雜的觸發(fā)設(shè)置，支持網(wǎng)絡(luò)遠(yuǎn)程調(diào)試。

　　■控制和狀態(tài)邏輯（control and status logic）：管理ila內(nèi)核的操作。

　�。�3）iba core（integrated bus analyzer core）：用于觀察總線上的信號，根據(jù)所跟蹤的不同總線結(jié)構(gòu)，該內(nèi)核可分為iba／opb core（iba for on－chip peripheral bus core）和iba／plb core（iba for processor local bus core）模塊。這兩個模塊通常用于fpga內(nèi)部的powerpc 405／powerpc 440嵌入式系統(tǒng)內(nèi)核及microblaze 32位嵌入式處理器的總線進(jìn)行昱艮蹤不口測試。

　　可以采用兩種方式將生成的chipscope pro內(nèi)核加入到測試的邏輯器件中，如圖2所示。一種方式為在ise 10.x設(shè)計工具中通過chipscope pro的內(nèi)核生成器，產(chǎn)生icon、ila和iba等內(nèi)核，將這些內(nèi)核例化后添加到設(shè)計源文件中并對包含chipscope pro內(nèi)核的文件綜合并實(shí)現(xiàn)后下載到器件中；另一種方式為不修改源文件，利用chipscope pro的內(nèi)核插入器將所生成的icon、ila和iba等內(nèi)核插入到綜合工具所產(chǎn)生的設(shè)計網(wǎng)表文件（。ngc或edif）中，然后對這個新的網(wǎng)表文件進(jìn)行設(shè)計實(shí)現(xiàn)和下載。在前一種方式中，每修改一次chipscope pro的內(nèi)容需要重新例化內(nèi)核，重新對設(shè)計進(jìn)行綜合處理。相對來說，操作比較復(fù)雜和費(fèi)時；第2種方式不需修改源文件和對設(shè)計進(jìn)行綜合處理，僅進(jìn)行設(shè)計實(shí)現(xiàn)。因此操作簡單和方便，通常都采用這種處理方式。當(dāng)然，如果利用上面介紹的fpga底層編輯器，直接編輯插入在設(shè)計中的chipscope pro觀察探點(diǎn)等。采用這種方法可以不用重新進(jìn)行實(shí)現(xiàn)處理，而直接生成位流文件，操作更快捷。但這種方式不能修改分析儀所設(shè)置的條件，只能移動探點(diǎn)。

　　圖2 將生成的chipscope pro內(nèi)核加入到測試的邏輯器件中

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）