在過去數(shù)十年中，ic設(shè)計(jì)方法經(jīng)歷了幾次發(fā)展的拐點(diǎn)。目前我們正面臨又一個(gè)拐點(diǎn)，在這個(gè)拐點(diǎn)設(shè)計(jì)師需要在設(shè)計(jì)中具有更強(qiáng)的預(yù)測(cè)能力以彌補(bǔ)制造工藝如光刻和蝕刻工藝中產(chǎn)生的變化。在90納米以下工藝， gdsii圖形中的正方形和長方形被轉(zhuǎn)換成硅片上的等高線。但是，無論對(duì)這些理想的形狀采取了多少種opc/ret方法，他們都將轉(zhuǎn)換成等高線，并因此而改變了芯片有源和無源層的特性。這種可變性在整個(gè)工藝窗內(nèi)變得更嚴(yán)重，因?yàn)樵O(shè)計(jì)實(shí)現(xiàn)和分析是基于理想的gdsii形狀，設(shè)計(jì)階段和實(shí)際的晶圓之間存在巨大的差異。隨著幾何尺寸的縮小，性能變化將進(jìn)一步加劇。

　　dfm要求硅片等高線預(yù)測(cè)

　　忽視可變性的結(jié)果是不可預(yù)測(cè)性、更低的良品率和更低的性能。將可預(yù)測(cè)性帶入到設(shè)計(jì)中并針對(duì)良品率和性能進(jìn)行優(yōu)化的方法就是通過將硅片的等高線帶入到設(shè)計(jì)階段，然后分析設(shè)計(jì)可能的災(zāi)難性結(jié)果以及參數(shù)失效來解決可變性問題。這是一個(gè)真正可制造設(shè)計(jì)方法的基礎(chǔ)。

　　在65納米工藝節(jié)點(diǎn)，器件的尺寸遠(yuǎn)遠(yuǎn)小于用于光刻的光波長，兩維形狀效應(yīng)開始影響到晶體管的特性。在電路仿真的設(shè)計(jì)期間，必須解決多晶柵的形狀效應(yīng)和擴(kuò)散。由于擴(kuò)散的幾何尺寸可以達(dá)到柵長度的兩倍，因此在計(jì)算這些晶體管的電流時(shí)，包含窄寬度效應(yīng)很重要。這些窄寬度效應(yīng)是因?yàn)閟ti邊沿幾何尺寸、應(yīng)力和沿著溝道寬度方向上摻雜分布不均勻造成。這些效應(yīng)對(duì)器件電流有很大的影響，驅(qū)動(dòng)電流的差異可以達(dá)到30%，關(guān)斷電流超過兩倍。利用器件寬度上的準(zhǔn)確電流密度模型以及對(duì)器件開關(guān)的詳細(xì)知識(shí)，我們可以預(yù)測(cè)出與實(shí)際的硅測(cè)試緊密相關(guān)的兩維晶體管形狀的電流值。

　　利用包含了掩模生成流程的緊湊模型可以預(yù)測(cè)出器件形狀。與只提取光刻系統(tǒng)行為的傳統(tǒng)光刻仿真模型不同，這種緊湊模型將整個(gè)制造過程包含在內(nèi)，包括重新制定目標(biāo)、輔助特性、psm、opc以及如圖1所示的光刻效應(yīng)。

　　在不同的工藝點(diǎn)(聚焦、曝光)使用這種緊湊模型可以得到預(yù)測(cè)多晶柵層的硅等高線。利用有源層模型還可以從擴(kuò)散層獲得等高線。這種系統(tǒng)性的形狀變化將導(dǎo)致晶體管吸收電流的改變，為了實(shí)現(xiàn)精確電路仿真，我們必須預(yù)測(cè)這種電流的改變。

　　圖2顯示的dfm流程采用 了基于模型的可制造性設(shè)計(jì)檢查器(dmc)。這種檢查器可以檢測(cè)到傳統(tǒng)的drc檢測(cè)可能遺漏的可制造性問題，而且檢測(cè)時(shí)間只有基于opc和光刻仿真等其它推薦解決方案的一小部分。它允許設(shè)計(jì)師通過快速、準(zhǔn)確地解決系統(tǒng)性制造變化來提高物理設(shè)計(jì)實(shí)現(xiàn)階段的良品率。

　　臺(tái)積電公司(tsmc)認(rèn)識(shí)到了dfm的這個(gè)重要方面。“對(duì)先進(jìn)的技術(shù)而言，dfm分析很重要，我們的客戶通過實(shí)現(xiàn)高度可印制的版圖獲得很大的好處�！� tsmc公司設(shè)計(jì)服務(wù)行銷總監(jiān)kuo wu表示�！案鶕�(jù)tsmc公司的有效精度保證機(jī)制，我們與clear shape公司合作確保他們的模型對(duì)于每個(gè)工藝節(jié)點(diǎn)都具有硅片精確性，我們已經(jīng)認(rèn)證了inshape在45納米技術(shù)下的所有層，并將inshape包括在我們的參考流程8.0里面，從而為我們的客戶提供具有光刻意識(shí)的布線技術(shù)�！彼a(bǔ)充道。

　　亞90納米器件及互連變化

　　晶體管性能很大程度上取決于多晶硅柵的形狀和尺寸以及擴(kuò)散情況。微小的柵極變化會(huì)改變溝道的長度，從而改變ion和ioff參數(shù)值。晶體管電流相對(duì)溝道長度的依賴性呈越來越大的非線性。因此如圖3所示，隨著工藝節(jié)點(diǎn)尺寸的變化，ion和ioff電流的可變性越來越大。

　10%的晶體管柵極變化會(huì)轉(zhuǎn)換成-15%到+25%的柵極延遲變化，如圖3-a所示。在圖3-b中甚至可以看到ioff更糟糕的變化。報(bào)告顯示，這種變化的影響造成了6%的關(guān)鍵尺寸(cd)變化，所產(chǎn)生漏電流足夠?qū)е耰ddq芯片故障。即使擴(kuò)散和多晶層很小的形狀變化也會(huì)轉(zhuǎn)換成很大的非線性性能變化。

　　正如聯(lián)華電子公司(umc)的chien kuo wang所說，“對(duì)于那樣小的幾何尺寸，關(guān)鍵尺寸(cd)的差異對(duì)時(shí)序、漏電功率以及信號(hào)完整性都會(huì)有非線性的影響…我們控制這些系統(tǒng)性變化的第一步是避免因?yàn)榭捎∷⑿詥栴}導(dǎo)致災(zāi)難性的錯(cuò)誤。第二步就是分析這些硅片等高線的變化對(duì)電氣性能的影響�！�

　　因?yàn)楣饪虒?dǎo)致的變化對(duì)時(shí)序、功率和噪聲具有直接的影響，現(xiàn)有解決方案足以滿足亞90納米設(shè)計(jì)要求嗎？目前的時(shí)序驗(yàn)證方法使用“邊界案例”分析來估計(jì)時(shí)序方面的器件電氣特性。這些邊界案例來源于硅片的理想化測(cè)試結(jié)構(gòu)，它們不能反映出由于版圖環(huán)境產(chǎn)生的系統(tǒng)性形狀變異。為了解決系統(tǒng)性變化影響，對(duì)多個(gè)裸片和晶圓的采樣測(cè)試獲得的+/-3sigma‘案例’必須進(jìn)一步設(shè)定保護(hù)帶。

　　保護(hù)帶不能避免未發(fā)現(xiàn)的