極偏壓電路的設(shè)計(jì)
發(fā)布時(shí)間:2012/5/20 19:34:50 訪問次數(shù):640
按照式(3.3),VG的設(shè)定值是在AM26LS32AIDR源極電位Vs上加上柵極一源極間電壓VGS的值。
圖3.6是2SK184 GR檔的傳輸特性。GR檔器件的IDSS分散在2.6~6.5mA的范圍。那么工作點(diǎn)ID一ImA時(shí)伴隨著的VGS值分散在-o.4~-o.V的范圍。
因此,ID =lmA時(shí)的VG。的取這個(gè)范圍的中間值-o.25V。這樣,由式(3.3)得到VG為:
VG=VS+VGS=2V+(-0.25V) =1.75V
算電路常數(shù)時(shí)取分散量的中間值(-0.25V))
由式(3.2)可以看出,柵極電位VG是電源電壓VDD =15V被柵極偏置電路Ri、R2分壓后的值,所以可以把R2的電壓降設(shè)定為1.75V,將Ri的電壓降設(shè)定為13.25V。因此,Ri與R2之比設(shè)定為Ri:R2 =1.75:13.25。
雙極晶體管中有基極電流流過,所以設(shè)定這種偏置電路(基極偏置電路)中的Ri和R2值時(shí)必須使電流比基極電流大得多(10倍以上)。但是FET器件中沒有柵極電流,所以只要保證Ri與Rz的比值,其電阻值多大都可以。
Ri與R2的值只與電路的輸入阻抗Zi有關(guān)(后面將測(cè)定ZI),如果值太小,將會(huì)使得變小,導(dǎo)致電路應(yīng)用上的困難。所以應(yīng)取值稍大些,這里取R2=20kQ,Ri=150kC2。
按照式(3.3),VG的設(shè)定值是在AM26LS32AIDR源極電位Vs上加上柵極一源極間電壓VGS的值。
圖3.6是2SK184 GR檔的傳輸特性。GR檔器件的IDSS分散在2.6~6.5mA的范圍。那么工作點(diǎn)ID一ImA時(shí)伴隨著的VGS值分散在-o.4~-o.V的范圍。
因此,ID =lmA時(shí)的VG。的取這個(gè)范圍的中間值-o.25V。這樣,由式(3.3)得到VG為:
VG=VS+VGS=2V+(-0.25V) =1.75V
算電路常數(shù)時(shí)取分散量的中間值(-0.25V))
由式(3.2)可以看出,柵極電位VG是電源電壓VDD =15V被柵極偏置電路Ri、R2分壓后的值,所以可以把R2的電壓降設(shè)定為1.75V,將Ri的電壓降設(shè)定為13.25V。因此,Ri與R2之比設(shè)定為Ri:R2 =1.75:13.25。
雙極晶體管中有基極電流流過,所以設(shè)定這種偏置電路(基極偏置電路)中的Ri和R2值時(shí)必須使電流比基極電流大得多(10倍以上)。但是FET器件中沒有柵極電流,所以只要保證Ri與Rz的比值,其電阻值多大都可以。
Ri與R2的值只與電路的輸入阻抗Zi有關(guān)(后面將測(cè)定ZI),如果值太小,將會(huì)使得變小,導(dǎo)致電路應(yīng)用上的困難。所以應(yīng)取值稍大些,這里取R2=20kQ,Ri=150kC2。
上一篇:功率損耗的計(jì)算
熱門點(diǎn)擊
- 異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管(HEMT、HFET或MO
- 失效率
- JFET輸入的OP放大器電路
- 排列圖分析
- 測(cè)量輸出阻抗
- MOSFET的跨導(dǎo)
- 0P放大器十源極跟隨器
- 接觸對(duì)結(jié)構(gòu)設(shè)計(jì)
- 電阻器
- 快速電池充電器
推薦技術(shù)資料
- 超低功耗角度位置傳感器參數(shù)技術(shù)
- 四路輸出 DC/DC 降壓電源
- 降壓變換器和升降壓變換器優(yōu)特點(diǎn)
- 業(yè)界首創(chuàng)可在線編程電源模塊 m
- 可編程門陣列 (FPGA)智能 電源解決方案
- 高效先進(jìn)封裝工藝
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究