倒裝芯片
發(fā)布時(shí)間:2014/5/29 20:08:53 訪問次數(shù):1047
倒裝芯片F(xiàn)C (Flip Chip)與晶圓級CSP (WL-CSP)WLP (Wafer Level Processing)的組裝技術(shù)
倒裝芯片F(xiàn)C、晶圓級CSP、S500-2.5-R晶圓級封裝WLP主要應(yīng)用在新一代手機(jī)、DVD、PDA、模塊等。
倒裝芯片F(xiàn)C
倒裝芯片定義為可能不進(jìn)行再分布的晶圓。通常,錫球小于150ym,球間距小于350ym。
倒裝芯片的特點(diǎn)
圖21-19(a)足傳統(tǒng)正裝器件,芯片電氣面朝上;圖21-19 (b)是倒裝芯片,電氣面朝下。
另外,F(xiàn)C在圓片上植球,貼片時(shí)需要將其翻轉(zhuǎn),而被稱為倒裝芯片。FC具有以下特點(diǎn)。
①基材是硅,電氣面及焊凸在器件下表面。
②最小的體積。FC的球間距一般為4~14mil、球徑2.5~8mil,使組裝的體積最小。
③最低的高度。FC組裝將芯片用再流或熱壓方式直接組裝在基板或印制電路板上。
④更高的組裝密度。FC技術(shù)可以將芯片組裝在PCB的兩個(gè)面上,大大提高組裝密度。
⑤更低的組裝噪聲。由于FC組裝將芯片直接組裝在基板上,噪聲低于BGA和SMD。
⑥不可返修性。FC組裝后需要做底部填充。FC的焊凸材料與基板的連接方式見表21-5。
表21-5倒裝芯片的焊凸材料與基板的連接方式
倒裝芯片F(xiàn)C (Flip Chip)與晶圓級CSP (WL-CSP)WLP (Wafer Level Processing)的組裝技術(shù)
倒裝芯片F(xiàn)C、晶圓級CSP、S500-2.5-R晶圓級封裝WLP主要應(yīng)用在新一代手機(jī)、DVD、PDA、模塊等。
倒裝芯片F(xiàn)C
倒裝芯片定義為可能不進(jìn)行再分布的晶圓。通常,錫球小于150ym,球間距小于350ym。
倒裝芯片的特點(diǎn)
圖21-19(a)足傳統(tǒng)正裝器件,芯片電氣面朝上;圖21-19 (b)是倒裝芯片,電氣面朝下。
另外,F(xiàn)C在圓片上植球,貼片時(shí)需要將其翻轉(zhuǎn),而被稱為倒裝芯片。FC具有以下特點(diǎn)。
①基材是硅,電氣面及焊凸在器件下表面。
②最小的體積。FC的球間距一般為4~14mil、球徑2.5~8mil,使組裝的體積最小。
③最低的高度。FC組裝將芯片用再流或熱壓方式直接組裝在基板或印制電路板上。
④更高的組裝密度。FC技術(shù)可以將芯片組裝在PCB的兩個(gè)面上,大大提高組裝密度。
⑤更低的組裝噪聲。由于FC組裝將芯片直接組裝在基板上,噪聲低于BGA和SMD。
⑥不可返修性。FC組裝后需要做底部填充。FC的焊凸材料與基板的連接方式見表21-5。
表21-5倒裝芯片的焊凸材料與基板的連接方式
上一篇:COB工藝評估
上一篇:倒裝芯片的組裝工藝流程
熱門點(diǎn)擊
- ROM的基本結(jié)構(gòu)
- PROM原理
- PCB焊盤表面涂(鍍)層及無鉛PCB焊盤涂鍍
- 熱撕裂或收縮孔
- 靜電釋放(ESD)/電氣過載(EOS)在電子
- 金屬間化合物的脆性
- Flip Chip(倒裝芯片)技術(shù)
- 實(shí)時(shí)溫度曲線的測試方法和步驟
- 氣相再流焊(VPS)爐的新發(fā)展
- 設(shè)計(jì)印制電路板一般分為以下7個(gè)步驟
推薦技術(shù)資料
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究