無論CE理論還是CV理論,都能使集成電路性能得到改善,集成度得到顯著提高c但各自H5TQ4G83AFR-PBC都存在由于過低的電壓量(CE理論)或過高的電場(chǎng)強(qiáng)度(CV理論)所帶來的一系列性能限制。采用CE理論或CV理論縮小集成電路,器件性能并不能得到最佳化。

   事實(shí)上,按比例縮小的理論中,并不是所有的幾何尺寸或其他參數(shù)的改變都能帶來好處。例如,如果場(chǎng)氧化層厚度和互連線的厚度能保持不變,則可使互連線的電阻保持不變,而其電容卻縮小'倍。相應(yīng)地,互連線的時(shí)間常數(shù)以′倍減小,與電路中器件的性能改善相匹配。

襯底濃度的過分提高會(huì)使載流子的有效遷移率減小,使漏和源PN結(jié)的寄生電容增大,還會(huì)帶來體效應(yīng)的增大,這是應(yīng)該避免的。在按比例縮小的理論中,提高襯底濃度的目的,是要使耗盡層寬度按比例縮小。但是只有耗盡層的橫向?qū)挾炔攀?/span>防止穿通的主要參數(shù),而這種耗盡層的橫向擴(kuò)展可以通過溝道離子注入改變溝道表面濃度而得到控制,并無必要改變體襯底濃度。假定注入劑量不變,而注入深度按比例縮小,貝刂表面濃度按比例增大,襯底的摻雜濃度就可以不變。