MOs管的設(shè)計
發(fā)布時間:2016/6/29 21:15:29 訪問次數(shù):2594
當(dāng)多晶硅穿過有源區(qū)時,就形成HCPL-0611-500E了一個MOS管。當(dāng)多晶硅穿過N型有源區(qū)時,形成NMOS管;當(dāng)多晶硅穿過P型有源區(qū)時,形成PMOs管。圖8.30所示是NMOs管的版圖及剖面圖。為形成反型層溝道,MOs管的P型襯底通常接電路的最低電位,而N阱通常接最高電位。
(a)NMOS管版圖 (b)NMOS管剖面圖
圖830 NMOS管版圖及剖面圖
寄生電阻和電容會帶來噪聲、降低速度、增加功耗等效應(yīng)。晶體管的寄生優(yōu)化包括盡量減小多晶做導(dǎo)線的長度,通過兩邊接?xùn)?可優(yōu)化柵極串聯(lián)寄生電阻。對于大尺寸晶體管的版圖,一般將晶體管裂開,用多個指狀(Finger)結(jié)構(gòu)并聯(lián)取代,如圖8.31和圖8.32所示。
寄生優(yōu)化還涉及接觸孔、通孔與其他層的連接。這種連接會引入接觸電阻,而且會限制流過接觸孔或通孔的電流密度。一般采用多個均勻分布的最小孔并聯(lián)的方法來減小孔的寄生電阻和提高孔的可通過電流能力。
當(dāng)多晶硅穿過有源區(qū)時,就形成HCPL-0611-500E了一個MOS管。當(dāng)多晶硅穿過N型有源區(qū)時,形成NMOS管;當(dāng)多晶硅穿過P型有源區(qū)時,形成PMOs管。圖8.30所示是NMOs管的版圖及剖面圖。為形成反型層溝道,MOs管的P型襯底通常接電路的最低電位,而N阱通常接最高電位。
(a)NMOS管版圖 (b)NMOS管剖面圖
圖830 NMOS管版圖及剖面圖
寄生電阻和電容會帶來噪聲、降低速度、增加功耗等效應(yīng)。晶體管的寄生優(yōu)化包括盡量減小多晶做導(dǎo)線的長度,通過兩邊接?xùn)?可優(yōu)化柵極串聯(lián)寄生電阻。對于大尺寸晶體管的版圖,一般將晶體管裂開,用多個指狀(Finger)結(jié)構(gòu)并聯(lián)取代,如圖8.31和圖8.32所示。
寄生優(yōu)化還涉及接觸孔、通孔與其他層的連接。這種連接會引入接觸電阻,而且會限制流過接觸孔或通孔的電流密度。一般采用多個均勻分布的最小孔并聯(lián)的方法來減小孔的寄生電阻和提高孔的可通過電流能力。
上一篇:連接孔的最大電流密度
上一篇:天線效應(yīng)
熱門點擊
- TDDB效應(yīng)的擊穿機制
- 輕摻雜源漏(LDD)
- 等比例縮小的3個規(guī)則
- 界面態(tài)的產(chǎn)生過程
- 低勢壘高度的歐姆接觸
- MOs管的實際版圖
- MOsFET的閾值電壓
- 抗反射層
- 整板電鍍和圖形電鍍
- 鎳硅化物(NiSi)
推薦技術(shù)資料
- 硬盤式MP3播放器終級改
- 一次偶然的機會我結(jié)識了NE0 2511,那是一個遠(yuǎn)方的... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究