節(jié)省設(shè)計(jì)費(fèi)用。APMS-10GRCF搭試驗(yàn)電路費(fèi)用高、效率低。采用計(jì)算機(jī)進(jìn)行模擬驗(yàn)證就可以節(jié)省研制費(fèi)用。特別要指出的是，伴隨著計(jì)算機(jī)的迅速發(fā)展和普及，微機(jī)級(jí)CAD/EDA軟件水平的不斷提高，這就可以在計(jì)算機(jī)硬件投資要求不大、CAD/EDA軟件費(fèi)用也不太高的前提下，促進(jìn)CAD/EDA技術(shù)的推廣使用。

   提高設(shè)計(jì)質(zhì)量。傳統(tǒng)的手工設(shè)計(jì)方法只能采用簡(jiǎn)化的元器件模型進(jìn)行電路特性的估算。通 過搭試驗(yàn)電路板的方式進(jìn)行驗(yàn)證，很難進(jìn)行多種方案的比較，更難以進(jìn)行靈敏度分析、容差分析、 成品率模擬、最壞情況分析和優(yōu)化設(shè)計(jì)等。采用CAD/EDA技術(shù)則可以采用較精確的模型來計(jì)算電 路特性，而且很容易實(shí)現(xiàn)上述各種分析。這就可以在節(jié)省設(shè)計(jì)費(fèi)用的同時(shí)提高設(shè)計(jì)質(zhì)量。

   英享設(shè)計(jì)資源。在CADf EDA系統(tǒng)中，成熟的單元設(shè)計(jì)及各種模型和模型參數(shù)均存放在數(shù) 據(jù)庫文件中，用戶可直接分享這些設(shè)計(jì)資源。特別是對(duì)數(shù)據(jù)庫內(nèi)容進(jìn)行修改或增添新內(nèi)容后，用戶 可及時(shí)利用這些最新的結(jié)果。

   很強(qiáng)的數(shù)據(jù)處理能力。由于計(jì)算機(jī)具有存儲(chǔ)量大、數(shù)據(jù)處理能力強(qiáng)的特點(diǎn)，在完成電路設(shè) 計(jì)任務(wù)后，可以很方便地生成各種需要的數(shù)據(jù)文件和報(bào)表文件。

   隨著電子技術(shù)的發(fā)展，需設(shè)計(jì)的電路越來越復(fù)雜，規(guī)模也越來越大，在這種情況下，離開 CAD/EDA技術(shù)幾乎無法完成現(xiàn)代的電子線路設(shè)計(jì)任務(wù)。