作為內(nèi)建質(zhì)量監(jiān)控手段的一部分,硅片級(jí)可靠性測(cè)試(Wafcr Level Reh乩ihy,WLR)在集成電路研發(fā)和生產(chǎn)中已經(jīng)得到應(yīng)用,目的在于將錯(cuò)誤在更早的階段檢測(cè)出來(lái),T74LS367A并加以控制。與傳統(tǒng)的可靠性測(cè)試相比,進(jìn)行WI'R測(cè)試更有利于信息的迅速反饋和降低封裝成本。WLR測(cè)試包括了一系列的加速試驗(yàn),在受控的應(yīng)力試驗(yàn)中檢測(cè)被測(cè)試器件的早期失效。     

    專門用于WLR測(cè)試的測(cè)試結(jié)構(gòu)可以位于劃片道中,也可以是專用的測(cè)試芯片。通常采用的WLR測(cè)試有4種:接觸孔可靠性、熱電子注人、金屬完整性和氧化層完整性。

   (l)接觸孔可靠性測(cè)試

   接觸孔的可靠性測(cè)試結(jié)構(gòu)是由大量的孔陣列組成的。測(cè)試時(shí)對(duì)其加熱,由于過(guò)渡合金造成的鋁釘?shù)仍跓釕?yīng)力作用下會(huì)導(dǎo)致接觸孔退化,再在室溫及黑暗的條件下測(cè)試其電學(xué)特性,若有鋁釘,將會(huì)發(fā)現(xiàn)漏電流激增,而硅向鋁中滲透造成的接觸不良,則表現(xiàn)為接觸電阻增大或孔不通。

   (2)熱電子注入測(cè)試

   Wl'R測(cè)試中,熱電子注人的測(cè)試方法有以下兩種:

   ①測(cè)試與工藝能力直接相關(guān)的MOSFET參數(shù),產(chǎn)生/俘獲熱載流子。

   ②進(jìn)行一種極端條件的加速應(yīng)力試驗(yàn),將結(jié)果與特性測(cè)試得到的參數(shù)相比較。

   (3)金屬完整性測(cè)試

   針對(duì)電遷移引起的金屬互連失效,硅片級(jí)sWEAT(Standard Wafer Lcvel Electrom璁ra。onAccelemted T∞t)測(cè)試用于產(chǎn)品監(jiān)控。sWEAT的原理是當(dāng)高密度電流作用于金屬連線時(shí),電遷移作用被增強(qiáng),同時(shí)溫度升高,熱應(yīng)力增加。施加的電流通常是一個(gè)恒定值,也有采用隨時(shí)間線性增加的。失效表現(xiàn)為金屬連線電阻的急劇增大或斷路。測(cè)試結(jié)構(gòu)為一個(gè)平坦氧化層上的長(zhǎng)直金屬線條,寬3mm,或如魚(yú)骨狀。

    (4)氧化層完整性測(cè)試

   氧化層質(zhì)量是影響集成電路產(chǎn)品質(zhì)量的重要因素,WLR測(cè)試中主要考慮的是與有源區(qū)相關(guān)的氧化層:柵氧化層和隧道氧化層。由于兩者的不同性質(zhì)和要求,所采用的WLR壩刂試方法也不盡相同。