當集成電路技術發(fā)展到65nm以下時,必須使用Ni si1icide。但如果使用純鎳的薄膜作為形成silicide的金屬,由于鎳原子的擴散能力很強,則會在源漏極上出現(xiàn)如圖6.12所示的 侵蝕(encroachment)缺陷。Encroachment缺陷會增加漏電,降低良率。 OPA129U岡此,在實際的集成電路制造工藝中,常常采用含鉑5~10atom%的鎳鉑合金作為形成silicide的金屬。

   隨著技術的發(fā)展,除了需要N卜Pt合金之外,傳統(tǒng)的PVD鍍膜的機臺已經不再滿足制程的需要。尤其是當發(fā)展到65nm時,線寬進一步縮小,鍍膜之前的深寬比(aspect ratio)進一步增加,這就要求鍍N←Pt薄膜的機臺具有比較好的臺階覆蓋率(stepcoverage),另外,物理氣相沉積長膜方式會受到硅片上幾何結構的影響而存在不對稱性(asymmctry),對 于槽(trench)和通孔(via)而言,離硅片中心較遠的一邊比較容易沉積,厚度較厚,而離硅片中心較近的一邊由于受到側壁的遮擋效應(shadow effect),厚度較薄,如圖6,13所示。在對N←Pt薄膜進行熱處理形成硅化物的過程中,較厚的一邊所形成的硅化物的厚度較厚,嚴重的情況下甚至會鉆到柵極(gate)下面,形成如圖6,14所示的encr。achment defect,增加漏電,嚴重降低器件的良率。因此,必須使用型號為ALPS(Advanced Low PressurcSputtering)的Ni Pt沉積腔。