由于涂膠或者襯底造成的問題一般局限于硅片內(nèi)。

   CMOS器件對線寬均勻性的要求一般為線寬的±10%左右。對于柵極,一般控制精度為±7%,這是由于在0,18um節(jié)點以下的工藝中,一般在光刻后和刻蝕前都有一步線寬“修剪”(tom)刻蝕工藝,使得光刻線寬被進(jìn)一步縮小為器件線寬,S399C或者接近器件線寬,一般為光刻線寬的70%。由于對器件線寬的控制為±10%,所以,對光刻線寬也就成了±7%。改進(jìn)光刻線寬均勻性的方法有很多,如根據(jù)對曝光區(qū)域內(nèi)的曝光均勻性的測量結(jié)果來對曝光能量分布在光刻機的照明分布上做一個補償,這種補償可以在兩個層次上實現(xiàn),可以補在機器常數(shù)(machine∞nstalrlts)中,這樣對所有的照明條件都適用,也可以補在曝光子程序中(跟隨著某一個曝光程序),那樣,可以精確地針對某一個對均勻性要求嚴(yán)格的層次.

   也可以通過分析造成光刻線寬不均勻的根源來做出改善方案,如比較典型的一個問題是:由于硅片襯底上的工藝結(jié)構(gòu)造成的高低差對柵極線寬均勻性的影響,如引文E6彐中論述的柵極層的局部線寬均勻性(I'ocal CD Va⒒ation,LCDV)會由于襯底的高低起伏變差,這種起伏如圖7,28所示。