但是目前已經(jīng)被改良的193nm技術(shù)和193nm浸人式光刻技術(shù)所替代。這M24C08-WBN6P可以歸功于分辨率技術(shù)的提高,尤其是浸人式光刻技術(shù)在45nm技術(shù)節(jié)點上的應(yīng)用。浸入式光刻是指在投影鏡頭與硅片之間用液體充滿,由于液體的折射指數(shù)比空氣高,因此可以增加投影棱鏡數(shù)值孔徑(NA)。以超純水為例,其折射指數(shù)為1。狃,相當(dāng)于將193nm波長縮短到134nm,從而提高了分辨率�；�193nm浸人式光刻技術(shù)在⒛O4年取得了長足進展,并成功地使用在45nm技術(shù)節(jié)點中。193nm浸人式光刻技術(shù)原理清晰,構(gòu)成方法可行并且投入小,配合舊有的光刻技術(shù)變動不大,節(jié)省設(shè)各制造商以及制程采用者大量研發(fā)及導(dǎo)入成本,因此157nm光源干式光刻技術(shù)被193nm浸人式光刻所替代。

   為了能在下一個技術(shù)節(jié)點上獲得領(lǐng)先,下一代的光刻技術(shù)正在研發(fā)當(dāng)中,如遠紫外光光刻(EUV)、電子束投影光刻、離子束投影光刻、X射線光刻和納米印制光刻等。

   但是在32nm技術(shù)節(jié)點上,兩次圖形技術(shù)(double patterning)從工藝整合的角度出發(fā),\能夠采用多種工藝整合途徑,沿用193nm浸入式光刻技術(shù),滿足32nm技術(shù)節(jié)點上的工藝需求L11。除此之外,兩次曝光技術(shù)(double cxposure)也在研究當(dāng)中。結(jié)合兩次圖形曝光或者兩次曝光技術(shù),193nm沉浸式光刻技術(shù)有可能向下擴展到”nm節(jié)點。

   是現(xiàn)代CMC)S器件剖面的示意圖。一般來說,水平方向的尺寸微縮幅度比垂直方向的幅度更大,這將導(dǎo)致溝槽(包含接觸孔)的深寬比(aspect mtio)也隨之提高,為避免溝 槽填充過程中產(chǎn)生空穴(void),溝槽的填充△藝技術(shù)也不斷發(fā)展。從圖中可見,集成電路芯片的制造過程中包含很多種填充技術(shù)上的挑戰(zhàn),包括淺溝槽隔離、接觸孔和溝槽。根據(jù)填充材料的不同,填充工藝主要分為絕緣介質(zhì)的填充技術(shù)和導(dǎo)電材料的填充技術(shù)。

   在大于0.8um的間隙中填充絕緣介質(zhì)時,普遍采用等離子體增強化學(xué)氣相沉積(PlasmaEnhanced Chemical Vapor Deposition,PECVD);然而對于小于0.8um的間隙,用單步PECVD工

藝填充問隙時會在其中部產(chǎn)生空穴。PECVD技 術(shù)加上沉積亥刂蝕一沉積工藝被用以填充0.5~0,8um的間隙,也就是說,在初始沉積完成部分填孔尚未發(fā)生夾斷時緊跟著進行刻蝕工藝以重新打開間隙人口,之后再次沉積以完成對整個間隙的填充[5]。高密度等離子(High Density Plasn1a,HDP)化學(xué)氣相沉積技術(shù)△藝在同一個反應(yīng)腔(chamber)中原位地進行沉積和刻蝕的工藝,通過控制間隙的拐角處沉積刻蝕比(depositionctch ratio),使得凈沉積速率接近零,從而提高其填充能力。該技術(shù)能夠適應(yīng)深寬比在6:1左右的需求,并滿足90nm技術(shù)節(jié)點的需求。