核心區(qū)域和I/O區(qū)域都已經(jīng)生長(zhǎng)了晶體管以后
發(fā)布時(shí)間:2019/1/28 22:24:14 訪問(wèn)次數(shù):1502
在硅槽形成以后,進(jìn)行氧化已在槽內(nèi)形成一層“襯里”,接下來(lái)通過(guò)CVD的方法在槽內(nèi)填充氧化物(厚度稍微超過(guò)槽的深度)并且進(jìn)行快速熱退火(RTA)使CVD沉積的氧化物更加堅(jiān)硬。在這之后通過(guò)化學(xué)機(jī)械研磨(CMP)的方式使得表面平坦化,隨后去除殘余的氮化硅和二氧化硅。 A2003G接下來(lái),在表面生長(zhǎng)一層新的熱氧化層(被稱作犧牲氧化層或SAC ox)。相對(duì)于以前的LPCVD沉積氧化物工藝,高離子密度(HDP)CVD有更好的間隙填充能力,因此被廣泛地用于現(xiàn)代CMOS制造工藝(例如0.13um節(jié)點(diǎn)及更新的技術(shù))。
阱和″阱的形成如,包括掩模形成和穿過(guò)薄犧牲氧化層(SAGox)的離子注人。⒈阱和廣阱的形成順序?qū)ψ罱K晶體管的性能影響很小。后面會(huì)在ll阱中形成PMC)S,在「阱中形成NMOS,因此,⒈阱和Γ阱的離子注入通常是多路徑的(不同的能量/劑量和種類),這些注人不僅用于阱的形成,同時(shí)也用于PMOS和NMOS閾值電壓V1的調(diào)整和防止穿通。阱離子注人后使用RTA激活雜質(zhì)離子推進(jìn)雜質(zhì)深度。當(dāng)核心區(qū)域和I/O區(qū)域都已經(jīng)生長(zhǎng)了晶體管以后,沉積多晶硅層和硬掩模層(薄的⒏ON和PECVD二氧化硅)。在沉積了柵層疊之后,將硬掩模進(jìn)行圖形化(使用掩模poly,并用對(duì)多晶硅表面有高選擇性的離子刻蝕二氧化硅和s()N),然后去除光刻膠,使用Si()N和二氧化
硅做硬掩模刻蝕多晶硅。去除⒏ON以后,使用氧化爐或快速熱氧化(RTO)形成多晶硅柵層疊側(cè)壁的再氧化(30A),來(lái)對(duì)氧化物中的損傷和缺陷進(jìn)行退火(對(duì)柵層疊的離子刻蝕可能導(dǎo)致?lián)p傷或缺陷)。因?yàn)闁诺男螤顩Q定了晶體管溝道的長(zhǎng)度,也即決定了CMOS節(jié)點(diǎn)中的最小臨界尺寸(CD),因此它需要硬掩模方案而不是光刻膠圖形化方案來(lái)對(duì)柵層疊進(jìn)行圖形化,以期獲得更好的分辨率和一致性。
兩次柵氧化的結(jié)果使得I/O晶體管的柵氧較厚(沒(méi)有在這里顯示出來(lái))而核心晶體管的柵氧較薄。相對(duì)于簡(jiǎn)單的光刻膠圖形化方案,硬掩模方案可以獲得更好的分辨率和一致性。
補(bǔ)償隔離的形成。沉積一薄層氮化硅或氮氧硅(典型的厚度為50至150A),然后進(jìn)行回刻蝕,在柵的側(cè)壁上形成一薄層隔離。補(bǔ)償隔離用來(lái)隔開(kāi)由于LDD離子注人(為了減弱段溝道效應(yīng))引起的橫向擴(kuò)散;對(duì)于90nm CMOS節(jié)點(diǎn),這是-個(gè)可以選擇的步驟,但對(duì)于65nm和45nm節(jié)點(diǎn),這一步是必要的。在補(bǔ)償隔離刻蝕后,剩下的氧化層厚度為~90A,在硅表面保留一層氧化層對(duì)于后續(xù)每步工藝中的保護(hù)而言是十分重要的。
在硅槽形成以后,進(jìn)行氧化已在槽內(nèi)形成一層“襯里”,接下來(lái)通過(guò)CVD的方法在槽內(nèi)填充氧化物(厚度稍微超過(guò)槽的深度)并且進(jìn)行快速熱退火(RTA)使CVD沉積的氧化物更加堅(jiān)硬。在這之后通過(guò)化學(xué)機(jī)械研磨(CMP)的方式使得表面平坦化,隨后去除殘余的氮化硅和二氧化硅。 A2003G接下來(lái),在表面生長(zhǎng)一層新的熱氧化層(被稱作犧牲氧化層或SAC ox)。相對(duì)于以前的LPCVD沉積氧化物工藝,高離子密度(HDP)CVD有更好的間隙填充能力,因此被廣泛地用于現(xiàn)代CMOS制造工藝(例如0.13um節(jié)點(diǎn)及更新的技術(shù))。
阱和″阱的形成如,包括掩模形成和穿過(guò)薄犧牲氧化層(SAGox)的離子注人。⒈阱和廣阱的形成順序?qū)ψ罱K晶體管的性能影響很小。后面會(huì)在ll阱中形成PMC)S,在「阱中形成NMOS,因此,⒈阱和Γ阱的離子注入通常是多路徑的(不同的能量/劑量和種類),這些注人不僅用于阱的形成,同時(shí)也用于PMOS和NMOS閾值電壓V1的調(diào)整和防止穿通。阱離子注人后使用RTA激活雜質(zhì)離子推進(jìn)雜質(zhì)深度。當(dāng)核心區(qū)域和I/O區(qū)域都已經(jīng)生長(zhǎng)了晶體管以后,沉積多晶硅層和硬掩模層(薄的⒏ON和PECVD二氧化硅)。在沉積了柵層疊之后,將硬掩模進(jìn)行圖形化(使用掩模poly,并用對(duì)多晶硅表面有高選擇性的離子刻蝕二氧化硅和s()N),然后去除光刻膠,使用Si()N和二氧化
硅做硬掩?涛g多晶硅。去除⒏ON以后,使用氧化爐或快速熱氧化(RTO)形成多晶硅柵層疊側(cè)壁的再氧化(30A),來(lái)對(duì)氧化物中的損傷和缺陷進(jìn)行退火(對(duì)柵層疊的離子刻蝕可能導(dǎo)致?lián)p傷或缺陷)。因?yàn)闁诺男螤顩Q定了晶體管溝道的長(zhǎng)度,也即決定了CMOS節(jié)點(diǎn)中的最小臨界尺寸(CD),因此它需要硬掩模方案而不是光刻膠圖形化方案來(lái)對(duì)柵層疊進(jìn)行圖形化,以期獲得更好的分辨率和一致性。
兩次柵氧化的結(jié)果使得I/O晶體管的柵氧較厚(沒(méi)有在這里顯示出來(lái))而核心晶體管的柵氧較薄。相對(duì)于簡(jiǎn)單的光刻膠圖形化方案,硬掩模方案可以獲得更好的分辨率和一致性。
補(bǔ)償隔離的形成。沉積一薄層氮化硅或氮氧硅(典型的厚度為50至150A),然后進(jìn)行回刻蝕,在柵的側(cè)壁上形成一薄層隔離。補(bǔ)償隔離用來(lái)隔開(kāi)由于LDD離子注人(為了減弱段溝道效應(yīng))引起的橫向擴(kuò)散;對(duì)于90nm CMOS節(jié)點(diǎn),這是-個(gè)可以選擇的步驟,但對(duì)于65nm和45nm節(jié)點(diǎn),這一步是必要的。在補(bǔ)償隔離刻蝕后,剩下的氧化層厚度為~90A,在硅表面保留一層氧化層對(duì)于后續(xù)每步工藝中的保護(hù)而言是十分重要的。
熱門點(diǎn)擊
- 當(dāng)半導(dǎo)體工藝發(fā)展到45nm節(jié)點(diǎn)以下
- 接觸模式是AM最直接的成像模式
- 探針的定位與掃描需要非常高的尺寸精度
- 全屬外殼屏蔽反而導(dǎo)致EMI測(cè)試失敗
- 碰撞電離產(chǎn)生的電子空穴對(duì)會(huì)產(chǎn)生更多的電子空穴
- 掩膜版的制作使用電子束和激光曝光的方式
- 淺槽隔離巾溝槽頂部圓弧結(jié)構(gòu)對(duì)減少器件漏電是有
- 氧化物的刻蝕速率隨著氧氣的百分比的提高而下降
- 核心區(qū)域和I/O區(qū)域都已經(jīng)生長(zhǎng)了晶體管以后
- 有源區(qū)和多晶硅柵區(qū)域會(huì)以自對(duì)準(zhǔn)的方式鈷的硅化
推薦技術(shù)資料
- CV/CC InnoSwitch3-AQ 開(kāi)
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究