開發(fā)定制ASIC價格昂貴且耗時，且非常不靈活,定制ASIC的解決方案有許多缺點(diǎn)，如開發(fā)成本高昂且耗時。它們所包含的任何算法和功能實際上都是“凍結(jié)在芯片中”，這意味著它們無法適應(yīng)不斷變化的需求。最大的客戶說需要用兩個I2C通道替代其中一個I2S接口。

理想的解決方案是采用低成本的現(xiàn)場可編程門陣列（FPGA），如萊迪思半導(dǎo)體的iCE40 UltraPlus™器件

FPGA價格較低且非常靈活,使用FPGA實現(xiàn)單線聚合功能的一個巨大優(yōu)勢是它們非常靈活，可以快速輕松地進(jìn)行定制設(shè)計，從而實現(xiàn)所需數(shù)量和類型的各種通道。

FPGA設(shè)計人員使用iCE40 UltraPlus實現(xiàn)單線聚合

基于FPGA的單線聚合可以快速輕松地進(jìn)行定制設(shè)計。這句話有個前提那就是需要非常熟悉FPGA設(shè)計。

兩塊開發(fā)板的典型使用場景。在此案例中，左邊的開發(fā)板包括了數(shù)據(jù)生成器和單線聚合控   制器，右邊的開發(fā)板則包括了單線聚合的外設(shè)和數(shù)據(jù)驗證器。

單線聚合演示和開發(fā)板配置框,觀察圖中的跳線。如果保留這些跳線，則來自左側(cè)演示板上數(shù)據(jù)發(fā)生器的數(shù)據(jù)將被饋送到單線聚合控制器參考設(shè)計中，該參考設(shè)計將其聚合為單個信號傳輸至右側(cè)板上。右側(cè)演示板上的單線聚合外設(shè)參考設(shè)計將接收聚合的信號，并將解聚的信號饋送到數(shù)據(jù)驗證器。

單線聚合解決方案特性總結(jié),單線聚合參考設(shè)計在兩片iCE40 UltraPlus FPGA上運(yùn)行，其中一個FPGA以時分復(fù)用方式聚合多個數(shù)據(jù)流（例如I2C、I2S和GPIO），然后通過單線將其發(fā)送到另一個FPGA，解聚回原來的數(shù)據(jù)流。

電子系統(tǒng)都包括多塊電路板。這些系統(tǒng)大多使用多種不同類型接口（例如I2C、I2S和GPIO）從外圍設(shè)備和傳感器收集數(shù)據(jù)，并在電路板之間傳輸。

在擁擠的電路板和連接器上傳輸信號本身可能會帶來很多問題，電路板的面積和系統(tǒng)內(nèi)部空間通常十分寶貴。除了增加成本和占用空間外，連接器通常還是系統(tǒng)中最不可靠的組件。

萊迪思開發(fā)了一種創(chuàng)新的方法讓系統(tǒng)架構(gòu)師和開發(fā)人員使用小尺寸、低成本的FPGA來實現(xiàn)單線聚合，顯著減少板間連接器的數(shù)量，在提高系統(tǒng)穩(wěn)定性的同時還減小了系統(tǒng)尺寸和成本。

擁有FPGA設(shè)計經(jīng)驗的開發(fā)人員可以自定義該解決方案。即便沒有任何FPGA開發(fā)經(jīng)驗，開發(fā)人員也能快速輕松地完成部署。

(素材來源：chinaaet和ttic.如涉版權(quán)請聯(lián)系刪除。特別感謝）