verilog hdl 語言最初是于1983 年由gateway design automation 公司為其模擬器產(chǎn)品開發(fā)的硬
件建模語言。那時(shí)它只是一種專用語言。由于他們的模擬、仿真器產(chǎn)品的廣泛使用，verilog hdl
作為一種便于使用且實(shí)用的語言逐漸為眾多設(shè)計(jì)者所接受。在一次努力增加語言普及性的活動(dòng)
中，verilog hdl 語言于1990 年被推向公眾領(lǐng)域。open verilog international（o v i ）是促進(jìn)
verilog 發(fā)展的國際性組織。1992 年，ovi 決定致力于推廣verilog ovi 標(biāo)準(zhǔn)成為ieee 標(biāo)準(zhǔn)。這一
努力最后獲得成功，verilog 語言于1995 年成為ieee 標(biāo)準(zhǔn)，稱為ieee std1364－1995 。完整的標(biāo)
準(zhǔn)在verilog 硬件描述語言參考手冊(cè)中有詳細(xì)描述。