Verilog HDL 的書寫格式
發(fā)布時間:2008/6/5 0:00:00 訪問次數(shù):640
4.3 格式
verilog hdl 是區(qū)分大小寫的，即大小寫不同的標識符是不同的。
另外verilog hdl 的書寫格式是自由的，即一條語句可多行書寫；一行可寫多個語句。
白空（新行、制表符、空格）沒有特殊意義。
如 input a；input b；與
input a；
input b；
是一樣的。
書寫規(guī)范建議：
一個語句一行。
采用空四格的table 鍵進行縮進。
verilog hdl 是區(qū)分大小寫的，即大小寫不同的標識符是不同的。
另外verilog hdl 的書寫格式是自由的，即一條語句可多行書寫；一行可寫多個語句。
白空（新行、制表符、空格）沒有特殊意義。
如 input a；input b；與
input a；
input b；
是一樣的。
書寫規(guī)范建議：
一個語句一行。
采用空四格的table 鍵進行縮進。
4.3 格式
verilog hdl 是區(qū)分大小寫的，即大小寫不同的標識符是不同的。
另外verilog hdl 的書寫格式是自由的，即一條語句可多行書寫；一行可寫多個語句。
白空（新行、制表符、空格）沒有特殊意義。
如 input a；input b；與
input a；
input b；
是一樣的。
書寫規(guī)范建議：
一個語句一行。
采用空四格的table 鍵進行縮進。
verilog hdl 是區(qū)分大小寫的，即大小寫不同的標識符是不同的。
另外verilog hdl 的書寫格式是自由的，即一條語句可多行書寫；一行可寫多個語句。
白空（新行、制表符、空格）沒有特殊意義。
如 input a；input b；與
input a；
input b；
是一樣的。
書寫規(guī)范建議：
一個語句一行。
采用空四格的table 鍵進行縮進。
上一篇：Verilog HDL 語言概述
相關技術資料- 8-14RA Arm Cortex-M 微控制器應用 描述
- 8-14110V, 75A RMS集成分流器INA790A
- 8-14微型C語言可編程處理器技術參數(shù)封裝
- 8-14iNEMO系統(tǒng)級封裝 (SiP)6軸單片式解決方案
- 8-14 首款 EVC 技術ST31N600芯片應用探究
- 8-14嵌入式Flash技術制造ST54L芯片
- 8-13第四代加 SuperGaN®常閉器件TP6
- 8-13氮化鎵高電子遷移率晶體管 (GaN HEMT)
- 8-13同步 Bank-Switchable 雙端口 SRAM
- 8-13模擬多路復用器技術規(guī)格參數(shù)
- 8-13集成高性能 CM85 內(nèi)核和大內(nèi)存A8D1 MCU
- 8-13RA 系列的 Arm 微控制器 (MCU)
- 相關IC型號
公網(wǎng)安備44030402000607
