Verilog HDL 按位邏輯運(yùn)算符
發(fā)布時(shí)間:2008/6/5 0:00:00 訪問次數(shù):897
按位運(yùn)算符有:
?~(一元非):(相當(dāng)于非門運(yùn)算)
?&(二元與):(相當(dāng)于與門運(yùn)算)
?(二元或):(相當(dāng)于或門運(yùn)算)
?^(二元異或):(相當(dāng)于異或門運(yùn)算)
?~ ^, ^ ~ (二元異或非即同或):(相當(dāng)于同或門運(yùn)算)
這些操作符在輸入操作數(shù)的對應(yīng)位上按位操作,并產(chǎn)生向量結(jié)果。下表顯示對于不同按位邏
輯運(yùn)算符按位操作的結(jié)果:
圖7 按位邏輯運(yùn)算符真值表
例如,假定,
2004-08-16
版權(quán)所有,侵權(quán)必究
第24頁,共41頁
絕密
verilog hdl 入門教程請輸入文檔編號
a = 'b0110;
b = 'b0100;
那么:
a b 結(jié)果為0 1 1 0
a & b 結(jié)果為0 1 0 0
如果操作數(shù)長度不相等, 長度較小的操作數(shù)在最左側(cè)添0 補(bǔ)位。例如,
'b0110 ^ 'b10000
與如下式的操作相同:
'b00110 ^ 'b10000
結(jié)果為' b 1 0 11 0 。
按位運(yùn)算符有:
?~(一元非):(相當(dāng)于非門運(yùn)算)
?&(二元與):(相當(dāng)于與門運(yùn)算)
?(二元或):(相當(dāng)于或門運(yùn)算)
?^(二元異或):(相當(dāng)于異或門運(yùn)算)
?~ ^, ^ ~ (二元異或非即同或):(相當(dāng)于同或門運(yùn)算)
這些操作符在輸入操作數(shù)的對應(yīng)位上按位操作,并產(chǎn)生向量結(jié)果。下表顯示對于不同按位邏
輯運(yùn)算符按位操作的結(jié)果:
圖7 按位邏輯運(yùn)算符真值表
例如,假定,
2004-08-16
版權(quán)所有,侵權(quán)必究
第24頁,共41頁
絕密
verilog hdl 入門教程請輸入文檔編號
a = 'b0110;
b = 'b0100;
那么:
a b 結(jié)果為0 1 1 0
a & b 結(jié)果為0 1 0 0
如果操作數(shù)長度不相等, 長度較小的操作數(shù)在最左側(cè)添0 補(bǔ)位。例如,
'b0110 ^ 'b10000
與如下式的操作相同:
'b00110 ^ 'b10000
結(jié)果為' b 1 0 11 0 。
熱門點(diǎn)擊
- 素晶胞與復(fù)晶胞(體心晶胞、面心晶胞和底心晶胞
- 納米技術(shù)材料
- 關(guān)于 .cdsenv 的小技巧
- `celldefine 和 `endcell
- 測試硬件簡介---探針卡(prober ca
- MOS晶的閾值電壓VT
- MOS晶體管的襯底偏置效應(yīng)
- 畫standard cell的注意點(diǎn)
- 什么是載流子遷移率及遷移率影響芯片的那些性能
- 晶胞中原子的坐標(biāo)與計(jì)數(shù)
推薦技術(shù)資料
- 羅盤誤差及補(bǔ)償
- 造成羅盤誤差的主要因素有傳感器誤差、其他磁材料干擾等。... [詳細(xì)]
- 集成雙模數(shù)轉(zhuǎn)換器 (ADC)
- 隔離式 DC/DC 變換器和模塊
- 集成電源產(chǎn)品MPS 最新數(shù)字隔
- I2C 接口和 PmBUS 及
- ADC 技術(shù)參數(shù)與應(yīng)用需求之間關(guān)系探究
- 電力電子系統(tǒng)高頻
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究