此外當(dāng)輸入／輸出引腳位置和接口標(biāo)準(zhǔn)約束設(shè)置完成后，pace工具可以用drc來檢查輸入／輸出配置的合法性。

　�。�1）選擇【tools】一【run design rule check（drc）】命令，將檢查時(shí)鐘輸入腳分配、輸入／輸出標(biāo)準(zhǔn)合法性、參考電壓及工作電源是否兼容等項(xiàng)目。檢查結(jié)果顯示在【check pinassignment】對(duì)話框中，如圖1所示。

　　圖1 檢查結(jié)果

　　（2）選擇【tools】→【sso analysis....】命令，執(zhí)行sso的分析。例如，選擇lvttl作為輸出標(biāo)準(zhǔn)、驅(qū)動(dòng)電流為24 ma且輸出方式為快速(fast)，那么每個(gè)bank所允許的sso數(shù)量為25個(gè)。當(dāng)進(jìn)行ss0分析后將出現(xiàn)告警信息，如圖2所示。

　　圖2 告警信息

　　告警信息僅為設(shè)計(jì)者提供一些輔助信息，并不影響邏輯的實(shí)現(xiàn)。如果設(shè)計(jì)者可以容忍sso現(xiàn)象所帶來的不利因素，可以忽略；如果需要避免sso現(xiàn)象，可以通過改變驅(qū)動(dòng)電流的大小、輸出方式、信號(hào)輸出標(biāo)準(zhǔn)，甚至將信號(hào)的輸出腳分配到其他bank中等方法避免。

　　歡迎轉(zhuǎn)載,信息來自維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）