可以通過xilinx網(wǎng)站下載xapp627．zlp或xapp213.zilp參考設(shè)計(jì)，或者直接下載spartan-3estarterkit demo板的picoblaze參考設(shè)計(jì)。在一個(gè)fpga的設(shè)計(jì)中生成一個(gè)picoblaze模塊非常簡單，因?yàn)閜icoblaze是一個(gè)完善的模塊，不需要對該模塊做任何的改動(除了需要修改指令)。重要的是設(shè)計(jì)者需要編寫，并調(diào)試編譯匯編源程序，以及生成fpga的塊存儲器使用的rom初始化文件。以下設(shè)計(jì)流程采用ise10.1設(shè)計(jì)工具來綜合及實(shí)現(xiàn)一個(gè)picoblaze內(nèi)核，并觀察該處理器內(nèi)核所占用的資源。

　　(1) 建立一個(gè)新的工程并輸入文件名稱，如圖1所示，選擇spartan-3e starterkit demo板的fpga選擇器件xc3s500e-4fg320c作為本參考設(shè)計(jì)的目標(biāo)器件，如圖2所示。

　　圖1 創(chuàng)建一個(gè)新的工程文件

　　圖2 建立一個(gè)新的設(shè)計(jì)工程

　　(2) 將picoblaze處理器的所有設(shè)計(jì)源文件(包含在任何參考設(shè)計(jì)中的kcpsm3文件夾中)添加勁沒計(jì)工程中，這僅僅是一個(gè)pioblaze的內(nèi)核文件如圖3所示．根據(jù)設(shè)計(jì)者的儒耍，叫以分別選擇vhdl風(fēng)格或verilong源文件．

　　圖3 picoblaze處理器的vhdl源文件

　　(3) 運(yùn)行implemcn deslqn 實(shí)現(xiàn)picoblaze處理器 如4所示．

　　圖4 實(shí)現(xiàn)picoblaze處理器

　　(4) 實(shí)現(xiàn)完成后，可以打開設(shè)計(jì)報(bào)告，如圖5所示。一個(gè)完整的picoblaze處理器在xc3s500e中僅需要16個(gè)slice及176個(gè)luts，資源占用率為1％。

　　圖5 設(shè)計(jì)報(bào)告

　　(5) 創(chuàng)建一個(gè)頂層的vhdl或verilog文件，該文件中包含兩個(gè)基本模塊，分別為picoblaze處理器模塊和prom模塊。

　　(6) 建立一個(gè)新的匯編語言設(shè)計(jì)文件，該設(shè)計(jì)文件可利用任何文本編輯工具，或采用mediatronix公司的pblazide工具(包含debug功能，可從xilinx網(wǎng)站下載)。

　　(7) 編輯匯編應(yīng)用程序，并在dos操作系統(tǒng)環(huán)境下執(zhí)行kcpsm3(filename)。psm來編譯應(yīng)用程序。如果編譯成功，將輸出的＜filename＞，vhd或＜filename＞．v添加到fpga的設(shè)計(jì)中。該文件實(shí)際上是一個(gè)1k×18bits的rom文件，需要占用fpga一個(gè)bram。

　　(8) 根據(jù)pcb的情況修改fpga的引腳定義(編輯uof文件)，重新對頂層設(shè)計(jì)文件進(jìn)行綜合及設(shè)計(jì)實(shí)現(xiàn)，如圖6所示。

　　圖6 包含應(yīng)用程序的picoblaze處理器

　　執(zhí)行以上操作后完成一個(gè)picoblaze處理設(shè)計(jì)。

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）