適合底部填充工藝的PCB焊盤(pán)設(shè)計(jì)
發(fā)布時(shí)間:2014/5/29 20:28:19 訪問(wèn)次數(shù):967
以下是對(duì)PCB焊盤(pán)設(shè)計(jì)的基本要求。
①PCB設(shè)計(jì):底部填SBSPP1000103MXT充器件與方型器件間隔200p,m以上。
②適當(dāng)縮小焊盤(pán)面積,拉大焊盤(pán)間距,增大填充的間隙。
③底部填充器件與同邊元件的最小間距應(yīng)大于點(diǎn)膠針頭的外徑( 0.7mm),如圖21-32所示。
圖21-32底部填充器件與周邊元件的最小間距示意圖
④所有半通孔需要填平,并在其表面覆蓋阻焊膜。開(kāi)放的半通孔可能產(chǎn)生空洞,如圖21-33所示。
⑤阻焊膜須覆蓋焊盤(pán)外所有的金屬基底。
圖21-33 阻焊膜設(shè)計(jì)缺陷引起的空洞缺陷
⑥減少?gòu)澢,確;宓钠秸。
⑦盡可能消除溝渠狀的阻焊膜開(kāi)口,以確保一致的流動(dòng)性,保證阻焊膜的一致、平整,確保沒(méi)有細(xì)小的間隙容納空氣或者助焊劑殘留物,這些都是產(chǎn)生空洞的原因。
⑧減少焊球周?chē)┞痘撞牧希浜虾米韬改こ叽绻,避免產(chǎn)生不一致的潤(rùn)濕效果。
底部填充前的準(zhǔn)備
主要是清洗、烘烤芯片。
在填充工藝前烘烤芯片可以除去濕氣產(chǎn)生的空洞。對(duì)Imm厚的基材而言,需要在125℃,烘烤2h。不同的封裝形式需要的時(shí)間也不同。如果烘烤的溫度升高,可以相應(yīng)地縮短時(shí)間。
以下是對(duì)PCB焊盤(pán)設(shè)計(jì)的基本要求。
①PCB設(shè)計(jì):底部填SBSPP1000103MXT充器件與方型器件間隔200p,m以上。
②適當(dāng)縮小焊盤(pán)面積,拉大焊盤(pán)間距,增大填充的間隙。
③底部填充器件與同邊元件的最小間距應(yīng)大于點(diǎn)膠針頭的外徑( 0.7mm),如圖21-32所示。
圖21-32底部填充器件與周邊元件的最小間距示意圖
④所有半通孔需要填平,并在其表面覆蓋阻焊膜。開(kāi)放的半通孔可能產(chǎn)生空洞,如圖21-33所示。
⑤阻焊膜須覆蓋焊盤(pán)外所有的金屬基底。
圖21-33 阻焊膜設(shè)計(jì)缺陷引起的空洞缺陷
⑥減少?gòu)澢,確;宓钠秸取
⑦盡可能消除溝渠狀的阻焊膜開(kāi)口,以確保一致的流動(dòng)性,保證阻焊膜的一致、平整,確保沒(méi)有細(xì)小的間隙容納空氣或者助焊劑殘留物,這些都是產(chǎn)生空洞的原因。
⑧減少焊球周?chē)┞痘撞牧,配合好阻焊膜尺寸公差,避免產(chǎn)生不一致的潤(rùn)濕效果。
底部填充前的準(zhǔn)備
主要是清洗、烘烤芯片。
在填充工藝前烘烤芯片可以除去濕氣產(chǎn)生的空洞。對(duì)Imm厚的基材而言,需要在125℃,烘烤2h。不同的封裝形式需要的時(shí)間也不同。如果烘烤的溫度升高,可以相應(yīng)地縮短時(shí)間。
熱門(mén)點(diǎn)擊
- 漢字交換碼
- 偶極子諧振
- Sn-Bi系焊料合金
- 補(bǔ)碼
- 倒裝芯片的組裝工藝流程
- X射線(xiàn)檢測(cè)BGA. CSP焊點(diǎn)圖像的評(píng)估和判
- FPC在技術(shù)上的難點(diǎn)
- 爆米花現(xiàn)象
- 晶圓級(jí)CSP (WL-CSP)
- 雙面貼裝BGA工藝
推薦技術(shù)資料
- 單片機(jī)版光立方的制作
- N視頻: http://v.youku.comN_sh... [詳細(xì)]
- AMOLED顯示驅(qū)動(dòng)芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計(jì)
- GB300 超級(jí)芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個(gè)最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究