在常規(guī)的Cˇ0S技術(shù)中,nMOs和pM∞一般都采用重?fù)诫s磷的ni型多晶硅作為柵電極材料。這時(shí),山ΙOS為表面溝器件,而pˇ0S為埋溝器件。 PAM3101AAA250但當(dāng)器件溝道尺寸降到0.35Itnl及以下時(shí),埋溝pMOS器件的漏電流大到不能接受,為此,必須把pMOS也制造成表面溝器件,以克服上述缺點(diǎn),即pMCB采用曠型多晶硅作為柵材料。這一改變帶來如下的問題:①工藝變得復(fù)雜,成本提高;②p+型多晶硅硼摻雜易引起硼穿透柵氧化層進(jìn)入硅導(dǎo)電溝道,致使pMCE閾值電壓正向漂移,器件可靠性下降。后者可用氮化氧化硅柵介質(zhì)的方法或引入高Κ介質(zhì)(指介電常數(shù)高于⒊Q的絕緣材料,與低Κ介質(zhì)對(duì)應(yīng)),以增加?xùn)沤橘|(zhì)物理厚度,從而克服硼穿透效應(yīng)。然而,當(dāng)器件尺寸縮小時(shí)出現(xiàn)了另一個(gè)問題:

   窄線寬的摻雜多晶硅柵的電阻偏高。采用難熔金屬硅化物/多晶硅的復(fù)合柵結(jié)構(gòu)(稱為Pdy。de結(jié)構(gòu))可以解決這一問題。它的薄層電阻比摻雜多晶硅小4~6倍。在亞微米技術(shù)中,通常采用氓`~/Pol√⒏結(jié)構(gòu)。在深亞微米CM(E技術(shù)中。不再使用Ⅵ廠sr/Polys的結(jié)構(gòu),而采用Ts2或Cos2。這兩種硅化物比Wsr有更低的電阻率,而且由于Tl或∞的硅化物都可采用自對(duì)準(zhǔn)工藝,它們能同時(shí)在源、漏和柵上形成TiS辶或αs2。這種自對(duì)準(zhǔn)硅化物△藝使多晶硅有更低的薄層電阻,同時(shí)降低了吖D區(qū)的接觸電阻和薄層電阻,大大提高了器件的電流驅(qū)動(dòng)能力和速度。