柵極鏈測試結(jié)構(gòu)
發(fā)布時(shí)間:2017/6/1 20:21:04 訪問次數(shù):411
柵極鏈測試結(jié)構(gòu)
專門用于測定MOS器件柵氧化層缺陷的測試結(jié)構(gòu),氧化層是否存在缺陷,可以由多晶硅柵極對襯底、PAM3101DAB330源極和漏極是否存在一定量的漏電流來確定。
MOS晶體管陣列測試結(jié)構(gòu)
由柵漏相連的100個(gè)M飛晶體管組成一個(gè)陣列,通過引出的檢測'點(diǎn)可任意選測一個(gè)晶體管。如果這樣的陣列布滿整個(gè)硅片,則可確定失效的位置和密度分布,再配合適當(dāng)?shù)溺R檢,還可以判定缺陷的性質(zhì)。
可選址CMOS反相器陣列測試結(jié)構(gòu)
包含多個(gè)反相器,所有反相器均由測試點(diǎn)IN弘IN提供輸人信號(hào),傳輸門的控制信號(hào)由陣列左側(cè)的移位寄存器提供,相當(dāng)于平行譯碼,每一列傳輸門的輸出連在一起,由一個(gè)測試點(diǎn)INⅥOUT引出。采用一個(gè)2×10的標(biāo)準(zhǔn)探針陣列,就可以選測任何一個(gè)電路單元。
環(huán)形振蕩器
由奇數(shù)個(gè)結(jié)構(gòu)相同的反相器構(gòu)成,它們串接在一起,最后一級的輸出接到第一級的輸人,構(gòu)成振蕩電路。好處是:解決了直接測量單級門的延遲的困難;對于驗(yàn)證一個(gè)新的設(shè)計(jì)規(guī)則、工藝結(jié)構(gòu)和器件性能是一種簡便易行的方法。
柵極鏈測試結(jié)構(gòu)
專門用于測定MOS器件柵氧化層缺陷的測試結(jié)構(gòu),氧化層是否存在缺陷,可以由多晶硅柵極對襯底、PAM3101DAB330源極和漏極是否存在一定量的漏電流來確定。
MOS晶體管陣列測試結(jié)構(gòu)
由柵漏相連的100個(gè)M飛晶體管組成一個(gè)陣列,通過引出的檢測'點(diǎn)可任意選測一個(gè)晶體管。如果這樣的陣列布滿整個(gè)硅片,則可確定失效的位置和密度分布,再配合適當(dāng)?shù)溺R檢,還可以判定缺陷的性質(zhì)。
可選址CMOS反相器陣列測試結(jié)構(gòu)
包含多個(gè)反相器,所有反相器均由測試點(diǎn)IN弘IN提供輸人信號(hào),傳輸門的控制信號(hào)由陣列左側(cè)的移位寄存器提供,相當(dāng)于平行譯碼,每一列傳輸門的輸出連在一起,由一個(gè)測試點(diǎn)INⅥOUT引出。采用一個(gè)2×10的標(biāo)準(zhǔn)探針陣列,就可以選測任何一個(gè)電路單元。
環(huán)形振蕩器
由奇數(shù)個(gè)結(jié)構(gòu)相同的反相器構(gòu)成,它們串接在一起,最后一級的輸出接到第一級的輸人,構(gòu)成振蕩電路。好處是:解決了直接測量單級門的延遲的困難;對于驗(yàn)證一個(gè)新的設(shè)計(jì)規(guī)則、工藝結(jié)構(gòu)和器件性能是一種簡便易行的方法。
熱門點(diǎn)擊
- 硅單晶的晶向、晶面
- 刻蝕選擇比
- W金屬的干法刻蝕使用的氣體
- 分凝系數(shù)是衡量分凝效應(yīng)強(qiáng)弱的參數(shù)
- 晶體中的缺陷是晶體內(nèi)部存在應(yīng)力的標(biāo)志
- 射頻濺射
- 作為芯片的鈍化和保護(hù)膜
- 磁控濺射
- 紅外掃描系統(tǒng)的組成及工作原理
- 液態(tài)源擴(kuò)散
推薦技術(shù)資料
- 滑雪繞樁機(jī)器人
- 本例是一款非常有趣,同時(shí)又有一定調(diào)試難度的玩法。EDE2116AB... [詳細(xì)]
- 高性能 32 位 RISC-V
- 全新無線通信模組— ML321
- 6納米制程射頻(RF)和藍(lán)牙先
- 先進(jìn)芯片和功率芯片市場需求及發(fā)
- 海思凌霄網(wǎng)絡(luò)760解決方案解讀
- 新型無線短距通信星閃技術(shù)(Ne
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究