覆蓋層
發(fā)布時(shí)間:2017/10/18 21:01:57 訪(fǎng)問(wèn)次數(shù):495
高乃介質(zhì)的另一個(gè)挑戰(zhàn)是yt的調(diào)節(jié)。多晶硅柵極可以通過(guò)不同的摻雜實(shí)現(xiàn)(P型和N型),金屬柵極則需要找到適合PMOS和NMOS的具有不同功函數(shù)的金屬材料。 NCP3170ADR2G不幸的是大多數(shù)柵極金屬材料在經(jīng)過(guò)源/漏高溫?zé)崽幚砗?功函數(shù)都會(huì)漂移到帶隙中問(wèn),從而失去V1調(diào)節(jié)的功用(詳述見(jiàn)金屬柵極章節(jié))。所以對(duì)于先柵極工藝,通常采用功函數(shù)位于帶隙中間的金屬(如TiN),而通過(guò)在高乃介質(zhì)上(或下)沉積不同的覆蓋層來(lái)調(diào)節(jié)V1。對(duì)NMOS,覆蓋層需要含有更加電正性的原子(L助O3),而對(duì)PMOS,覆蓋層需要含有更加電負(fù)性的原子(A12O3)。在高溫?zé)崽幚砗?覆蓋層會(huì)與高花介質(zhì)/界面層發(fā)生互混,在高虍介質(zhì)/界面層的界面上形成偶極子,從而起到V1調(diào)節(jié)的作用。圖4.11表示不同覆蓋層對(duì)平帶電壓的影響,可以看到這種方法對(duì)NMC)S的作用十分明顯(La2()3),而對(duì)PM()S,效果則不顯著(A1203),而且由于A1203的乃值較低,PMOS的EOT也會(huì)受到影響。
高乃介質(zhì)的另一個(gè)挑戰(zhàn)是yt的調(diào)節(jié)。多晶硅柵極可以通過(guò)不同的摻雜實(shí)現(xiàn)(P型和N型),金屬柵極則需要找到適合PMOS和NMOS的具有不同功函數(shù)的金屬材料。 NCP3170ADR2G不幸的是大多數(shù)柵極金屬材料在經(jīng)過(guò)源/漏高溫?zé)崽幚砗?功函數(shù)都會(huì)漂移到帶隙中問(wèn),從而失去V1調(diào)節(jié)的功用(詳述見(jiàn)金屬柵極章節(jié))。所以對(duì)于先柵極工藝,通常采用功函數(shù)位于帶隙中間的金屬(如TiN),而通過(guò)在高乃介質(zhì)上(或下)沉積不同的覆蓋層來(lái)調(diào)節(jié)V1。對(duì)NMOS,覆蓋層需要含有更加電正性的原子(L助O3),而對(duì)PMOS,覆蓋層需要含有更加電負(fù)性的原子(A12O3)。在高溫?zé)崽幚砗?覆蓋層會(huì)與高花介質(zhì)/界面層發(fā)生互混,在高虍介質(zhì)/界面層的界面上形成偶極子,從而起到V1調(diào)節(jié)的作用。圖4.11表示不同覆蓋層對(duì)平帶電壓的影響,可以看到這種方法對(duì)NMC)S的作用十分明顯(La2()3),而對(duì)PM()S,效果則不顯著(A1203),而且由于A1203的乃值較低,PMOS的EOT也會(huì)受到影響。
上一篇:界面層
熱門(mén)點(diǎn)擊
- n-阱和p-阱的形成
- 自對(duì)準(zhǔn)硅化物工藝
- 工序與工步
- sACVD薄膜生長(zhǎng)的選擇性
- 源漏極及輕摻雜源漏極的摻雜濃度相對(duì)越來(lái)越高
- PN結(jié)自建電壓
- 存儲(chǔ)器技術(shù)和制造工藝
- 與傳統(tǒng)的PVD相比較,ALPs主要有三個(gè)方面
- 接觸窗薄膜工藝
- HKMG(高七介質(zhì)層+金屬柵極)整合工藝
推薦技術(shù)資料
- 循線(xiàn)機(jī)器人是機(jī)器人入門(mén)和
- 循線(xiàn)機(jī)器人是機(jī)器人入門(mén)和比賽最常用的控制方式,E48S... [詳細(xì)]
- 可編程模擬信號(hào)橋
- TrustZone、段碼 LCD 控制器產(chǎn)品
- 高性能降壓控制器
- CMOS 集成開(kāi)關(guān)運(yùn)算放大器
- I2C串行接口指尖觸摸屏控制器
- 高精度(60 µV)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究