集成電路的可靠性與設(shè)計(jì)緊密相關(guān),在設(shè)計(jì)階段借助可靠性仿真技術(shù),評(píng)價(jià)設(shè)CAP004DG計(jì)出的集成電路可靠性能力,就能夠發(fā)現(xiàn)電路設(shè)計(jì)中的可靠性薄弱環(huán)節(jié)或單元電路。通過(guò)設(shè)計(jì)加固,提高產(chǎn)品的可靠性就能夠降低產(chǎn)品成本,提高產(chǎn)品的競(jìng)爭(zhēng)力。自1∞3年以來(lái),先后出現(xiàn)了幾種集成電路可靠性模擬工具,部分已成為商業(yè)軟件,如表10.1所示。該表中,HCIM=Hot Ca△ier硒ection MOs,HCIB=Hot

CaJ憶r i句cct0n BⅡ01ar, ESD=ElcctroSt扯憶 Dischargc, EM=Elcctrom飽raton,TDDB=Timc Depcndant Diclcc廿iC Break down, TDRE=Totale Dosc Radi狨ion Effects,SEU=Singlc Event Upset, Ms=Mcchanical Strcss。